基于LEON3處理器和Speed協(xié)處理器的復雜SoC設計

　　前言

　　隨著(zhù)科技的發(fā)展，信號處理系統不僅要求多功能、高性能，而且要求信號處理系統的開(kāi)發(fā)、生產(chǎn)周期短，可編程式專(zhuān)用處理器無(wú)疑是實(shí)現此目的的最好途徑?？删幊虒?zhuān)用處理器可分為松耦合式(協(xié)處理器方式，即MCU+協(xié)處理器)和緊耦合式(專(zhuān)用指令方式，即ASIP)，前者較后者易于實(shí)現，應用較廣。本文就是介紹一款松耦合式可編程專(zhuān)用復雜SoC設計實(shí)現，選用LEON3處理器作為MCU，Speed處理器作為Coprocessor。

　　LEON3及Speed

　　LEON3是由歐洲航天總局旗下的Gaisler Research開(kāi)發(fā)、維護，目的是擺脫歐空局對美國航天級處理器的依賴(lài)。目前LEON3有三個(gè)版本(如表1)，其中LEON3FT(LEON3 Fault-tolerant)只有歐空局內部成員可以使用。LEON3 (basic version)是遵循GNC GPL License的開(kāi)源處理器，和SPARC V8兼容，采用7級Pipeline，硬件實(shí)現乘法、除法和乘累加功能，詳細特性請參考相關(guān)技術(shù)文檔[1]。

表1 LEON3的不同版本

　　目前，LEON3處理器因為開(kāi)源、高性能、采用AMBA總線(xiàn)易擴展及軟件工具完備等因素，在國內外大學(xué)(如UCB、UCLA、Princeton University等)及科研院所的科研活動(dòng)中得到廣泛應用。

　　Speed(又名GA3816)是一款我國自主研發(fā)、處于同時(shí)代國際先進(jìn)水平、可重構、可擴展的面向FFT、IFFT、FIR及匹配濾波應用的信號處理器，其內部結構如圖1所示，具有以下特點(diǎn)[2~4]：

　　1)Speed在追求運算速度的同時(shí)兼顧通用性，通過(guò)設置64位控制字，器件內部資源可根據不同應用進(jìn)行重組;

　　2)可以實(shí)現FFT、IFFT、FFT-IFFT、FIR、滑窗卷積等運算，峰值運算能力達256億次浮點(diǎn)乘累加/秒;

　　3)由160個(gè)實(shí)數浮點(diǎn)乘法累加運算器組成40個(gè)復數乘法累加器陣列，1Mbit的雙口SRAM，8個(gè)512×32bit系數ROM，兩個(gè)直角到極坐標轉換電路，兩個(gè)對數變換電路及其它輔助電路和控制電路。

圖1 Speed的內部模塊結構

　　Speed傳統的工作方式是通過(guò)片外FPGA輸入控制信號和待處理數據，這不僅增大了PCB板級布線(xiàn)、調試的工作量，而且FPGA不能用C等高級語(yǔ)言編程，算法改動(dòng)起來(lái)不靈活。另一方面，隨著(zhù)半導體工藝、微電子技術(shù)的發(fā)展，大規模的復雜SoC實(shí)現技術(shù)逐漸成熟，因此有必要將板級FPGA + Speed改進(jìn)為芯片級MCU + Speed，這樣既能實(shí)現真正的可編程增大靈活性，又能加快用戶(hù)開(kāi)發(fā)信號處理系統的速度。