基于FPGA的多項式運算器設計
加入技術(shù)交流群
將設計下載到芯片XC2VP30，并用Chipscope進(jìn)行片內邏輯分析，外部時(shí)鐘和采樣時(shí)鐘都是100 MHz，得到電路的輸入／輸出曲線(xiàn)(見(jiàn)圖2)。圖2中虛線(xiàn)是輸入變量x，實(shí)線(xiàn)是輸出變量y?？v坐標的數值顯示的是Y=y×28的值，即顯示時(shí)沒(méi)有考慮小數點(diǎn)。本文引用地址：http://dyxdggzs.com/article/190462.htm
從圖2中可以看到，輸出有大約3～4個(gè)時(shí)鐘的延時(shí)，對比CPU執行1條指令就需要3～4個(gè)時(shí)鐘，運算效率已經(jīng)很高，而且這里使用的邏輯資源很少。
4 實(shí)驗結果分析
多項式擬合函數會(huì )有誤差。這里只分析運算器相對多項式的誤差。因為數據位寬有限，會(huì )出現截斷誤差。設計實(shí)例采用8位小數位，最大表示誤差是±2-9。由于常數也有數據截斷，實(shí)際運算誤差會(huì )更大。
減小誤差的惟一辦法是增加數據的位數。在本例中將數據上傳電腦并測算，最大誤差在x=π／2處，絕對值是0．0063，相對值是0.63％。對于一些特殊的輸入如x=0或x=0．5等，運算沒(méi)有誤差。
5 結語(yǔ)
通信系統的仿真與硬件實(shí)現涉及到很多復雜的函數，直接實(shí)現會(huì )造成資源浪費，而且實(shí)現難度比較大。采用FPGA實(shí)現多項式運算，實(shí)現起來(lái)比較簡(jiǎn)單，為之后實(shí)現復雜函數提供了基礎，大大提高了運算速度和實(shí)現效率，在通信系統的硬件實(shí)現上有很廣闊的應用前景。
評論