基于FPGA的多項式運算器設計
3.3 設計實(shí)例
以設計余弦函數為例,用6次多項式可以很好地擬合(0,π/2)上的余弦函數。先用麥克勞林級數計算得到6次擬合多項式:

考慮到三角函數只有小數部分有效,所以數據只用1個(gè)整數位、另8個(gè)小數位和一個(gè)符號位表示。另外需要說(shuō)明的是常數保留的小數位是可以調節的,選擇保留合適的常數小數位可以盡量在保證精確度的情況下簡(jiǎn)化運算。

確定數據格式后式(7)可以寫(xiě)成式(8)的形式,進(jìn)一步可將式(8)變化為式(9),并在XILINX公司的ISE中完成設計。

設計中考慮到純粹的異步組合邏輯電路容易出現“競爭-冒險”,所以加入了同步時(shí)鐘,這里利用同步時(shí)鐘分三步完成運算,同時(shí)為了使每一步的運算保持同步還需要加入延時(shí)模塊,這樣雖然犧牲了一些時(shí)間,但是保證了運行的穩定性。圖1是將多項式(9)用ISE編譯出的RTL電路圖,其中“input”為式(9)中的X,“×”為乘法器,“FD”為延時(shí)模塊,“output”為式(9)中的Y。本文引用地址:http://dyxdggzs.com/article/190462.htm
評論