基于FPGA的多項式運算器設計

摘要：在級數的基礎上，設計一種基于FPGA的多項式運算器。利用該運算器可以在數字系統設計中更好地處理和應用各種函數。首先實(shí)現基于FPGA的多項式運算器，利用這個(gè)基本單元，進(jìn)而實(shí)現了比較復雜的函數。經(jīng)過(guò)驗證，該運算器結構簡(jiǎn)單，運算實(shí)時(shí)性和準確性都能很好地滿(mǎn)足需要，最后對數據進(jìn)行了誤差分析。
關(guān)鍵詞：多項式；運算器；FPGA；電路設計

0 引言
傳統的DSP都基于CPU結構，是一種基于特定指令系統的處理器，但隨著(zhù)運算時(shí)鐘越來(lái)越接近電子器件可以接受的極限，這種DSP的處理能力也在接近它的極限；另一方面隨著(zhù)EDA技術(shù)的發(fā)展，尤其像FPGA和CPLD器件的成熟和應用，可以通過(guò)直接設計電路來(lái)實(shí)現并行的運算，這樣運算的效率從本質(zhì)上得到了提高，而且目前能實(shí)時(shí)地實(shí)現非常復雜的運算，所以基于FPGA的運算器被提上議事日程，并受到越來(lái)越多的重視。一種便于用電路實(shí)現而且通用性強的算法，可以幫助工程師簡(jiǎn)單高效地完成一個(gè)能在FPGA上工作的運算器的設計。

1 數字電路實(shí)現運算的優(yōu)缺點(diǎn)
初步的FPGA設計是用硬件描述語(yǔ)言完成器件邏輯功能的描述，一個(gè)好的設計必須考慮數字電路的特點(diǎn)。CPU是一個(gè)典型的數字電路，因為其只能做加法運算，所以需要通過(guò)程序將各種運算都轉換為加法來(lái)完成。傳統的“數值分析”正是在這種程序設計的基礎上形成的，不但復雜而且效率不高，不能實(shí)現真正的實(shí)時(shí)運算，而FPGA本身除了能做加法運算外，做無(wú)符號數的減法和乘法也很方便。目前兩大FPGA生產(chǎn)商推出的集成開(kāi)發(fā)軟件中，都有集成的加、減法和乘法的IP核，運算效率非常高，對于無(wú)符號數的運算一般只要1個(gè)時(shí)鐘，甚至是不需要時(shí)鐘的組合邏輯電路，文獻中也有這些運算器的詳細介紹。但是直接做除法則不同，雖然也有除法IP核，但是需要許多個(gè)時(shí)鐘，而且占用邏輯資源很多，無(wú)論設計還是應用都不方便。電路運算的另一個(gè)缺點(diǎn)是表示有符號數和小數，以及做有符號小數間的運算也很麻煩。所以在設計DSP時(shí)總是希望能夠找到一種方法盡量的趨易避難。

2 麥克勞林級數和多項式
運算器的作用是對數據進(jìn)行各種運算，這個(gè)過(guò)程可以用一個(gè)函數來(lái)表示：y=f(x)。任何一個(gè)在零附近連續的函數都可以展開(kāi)為麥克勞林級數：

大部分常用函數的高階導數項很小或者為零，所以在精度允許的范圍內取其中的有限項就可以，即用一個(gè)多項式做近似運算，多項式運算的特點(diǎn)在文獻中有詳細介紹。用FPGA實(shí)現多項式的運算，處理很多復雜的函數將會(huì )十分方便。
y=a0+a1×x+a2×x2+…+an×xn (2)
本文討論的是一種可以用FPGA或CPLD實(shí)現多項式(2)運算的運算器。對于簡(jiǎn)單的多項式可以是一個(gè)組合邏輯電路，不需要時(shí)鐘，所以運算效率很高。這樣許多運算都可以簡(jiǎn)單而且高效的完成。