基于FPGA的ISA總線(xiàn)／MMи總線(xiàn)數據轉換電路設計
加入技術(shù)交流群
2 硬件設計
2．1 工作原理
如圖1所示，轉換電路由FPGA芯片EPF10K30-RI208-4、FPGA配置器件EPC2LI20、接收緩沖電路、地址比較電路和總線(xiàn)接收電路組成。工作原理如下：當轉換電路工作時(shí)，首先根據FPGA配置器件內的文件對FPGA芯片進(jìn)行自動(dòng)配置，當ISA總線(xiàn)相應地址位與6位撥動(dòng)開(kāi)關(guān)值匹配時(shí)(撥動(dòng)開(kāi)關(guān)為預設待轉數據模塊地址)，選中需要轉換數據的地址，然后由ISA數據總線(xiàn)發(fā)送數據或命令，FPGA芯片中的譯碼電路結合地址總線(xiàn)信號和控制總線(xiàn)信號將控制數據轉為MMи總線(xiàn)對后級程控模塊的控制指令，對后級模塊實(shí)現控制。本文引用地址：http://dyxdggzs.com/article/190276.htm
當傳遞某MMи程控模塊的數據時(shí)，首先將MMи程控模塊初始化，然后由ISA總線(xiàn)發(fā)送“模塊選址”數據，寫(xiě)入FPGA中地址寄存器后，經(jīng)譯碼產(chǎn)生選址信號，并由觸發(fā)器保持。選址后，ISA總線(xiàn)發(fā)送“初始化”指令，寫(xiě)入命令寄存器后，經(jīng)譯碼產(chǎn)生初始化信號。當監測到“準備好”信號時(shí)，說(shuō)明初始化成功，發(fā)送“清除模塊選址”信號。
MMи程控模塊接收信息時(shí)，在被尋址且發(fā)出準備好信號后，ISA總線(xiàn)將要寫(xiě)入程控模塊的數據先寫(xiě)入FPGA中的數據輸出寄存器中，然后發(fā)送到MMи數據總線(xiàn)上，發(fā)出“Пpиeм”接收信號，程控模塊根據此信號將數據寫(xiě)入相應信息寄存器。信息接收結束后，取消“Пpиeм”接收信號，取消MMи數據總線(xiàn)上數據。程控模塊準備接收新的信息字節，并產(chǎn)生準備好的信號。
程控模塊發(fā)送信息時(shí)，在被尋址且發(fā)出準備好信號后，由ISA總線(xiàn)控制沿“A0～A2”線(xiàn)路指定接收信息寄存器地址，并發(fā)出“Bыд．”發(fā)送信號，程控模塊根據此信號從發(fā)送信息寄存器沿MMи數據總線(xiàn)發(fā)出信息字節，所發(fā)出的信息字節被讀取到FPGA中的數據輸入寄存器后由ISA總線(xiàn)控制讀出。
2．2 FPGA配置器件電路
FPGA配置器件電路如圖2所示，EPC2LI20為配置芯片，工作電壓5 V或3．3 V，支持在系統編程(ISP)和菊花鏈配置，可重復編程；EPF10K 30R1208-4為Altera公司生產(chǎn)FPGA芯片，工作電壓為5 V，包含邏輯單元1 728個(gè)，存儲位數12 288位；JP為通過(guò)QuartusⅡ軟件對配置芯片進(jìn)行程序燒寫(xiě)接口。
評論