基于FPGA的ISA總線(xiàn)／MMи總線(xiàn)數據轉換電路設計

摘要：某型導彈測試設備控制總線(xiàn)為通用的ISA總線(xiàn)，而通信接口總線(xiàn)為非標準的MMи總線(xiàn)。在此以FPGA為核心設計了一種ISA總線(xiàn)／MMи總線(xiàn)轉換電路，該電路可以完成2種制式的數據和控制指令轉換。給出了轉換電路原理框圖、FPGA配置電路和地址比較電路原理圖。實(shí)驗結果表明該電路具有轉換數據準確，工作可靠等優(yōu)點(diǎn)。實(shí)際應用表明，該電路完全能達到測試設備的要求。
關(guān)鍵詞：FPGA；ISA總線(xiàn)；MMи總線(xiàn)；數據轉換

總線(xiàn)廣泛應用于計算機、工業(yè)生產(chǎn)及各種測試設備。ISA總線(xiàn)為IBM公司推出的基于80286CPU的PC／AT微型計算機用擴展總線(xiàn)標準，MMи總線(xiàn)是俄羅斯國內自行設計的專(zhuān)用測試總線(xiàn)，主要用于程控單元模塊與MMи總線(xiàn)之間數據及控制信息的交換。在某型導彈測試設備中，工控計算機采用了ISA總線(xiàn)，而俄制測試設備采用了MMи總線(xiàn)，2種總線(xiàn)數據模式和傳輸制式不同。本文以FPGA為核心，設計了ISA總線(xiàn)／MMи總線(xiàn)2種總線(xiàn)之間的數據和控制指令轉換電路，實(shí)際應用證明了該電路的可靠性。

1 ISA總線(xiàn)和MMи總線(xiàn)簡(jiǎn)介
1．1 ISA總線(xiàn)
ISA(Industrial Standard Architecture)總線(xiàn)是IBM公司于1984年進(jìn)一步擴充XT總線(xiàn)標準而形成的。ISA總線(xiàn)標準支持24位的地址線(xiàn)、16位的數據線(xiàn)；支持11級中斷IRQ3～IRQ7，IRQ9～IRQ12，IRQ14～IRQ15；支持7個(gè)DMA傳輸通道DRQ0～DRQ3，DRQ5～DRQ7；支持主從控制、I／O等待和I／O校驗等功能。為了與XT總線(xiàn)保持向下兼容，ISA總線(xiàn)在信號功能的定義和物理接口上均作了特殊的安排，即保持原有的XT總線(xiàn)不變，重新增加一個(gè)36線(xiàn)的連接插槽，分成C，D兩面，擴充的功能設計在C，D兩面的信號線(xiàn)上。其引腳定義如下：
(1)數據總線(xiàn)SD0～SD7。SD0～SD7為8位雙向三態(tài)數據總線(xiàn)，在芯片和主接口間傳輸命令、數據和狀態(tài)。SD7為最高位。
寄存器選擇引腳為SA4～SA9，SW DIP-6(板基址011001)和。這些引腳決定轉換是否響應I／O周期，當為邏輯低電平且SA4～SA9與6位撥動(dòng)開(kāi)關(guān)值完全匹配時(shí)，內部產(chǎn)生一個(gè)片選信號，使轉換響應I／O周期。
(2)地址信號SA0～SA3。I／O讀寫(xiě)操作時(shí)作為轉換電路上FPGA芯片內的寄存器選擇信號。
(3)讀寫(xiě)信號，。寫(xiě)操作中，轉換在上升沿鎖存數據。讀操作中，當有效時(shí)，轉換模塊直接驅動(dòng)8位數據線(xiàn)。
(4)中斷信號INTR。中斷狀態(tài)寄存器某使能中斷為真時(shí)，INTR有效。對INTR的有效聲明沒(méi)有最小脈寬要求。
(5)I／O通道準備好信號IO CHRDY。IOCHRDY變低，表明當前I／O周期需要被延長(cháng)。寫(xiě)周期中，當數據從ISA總線(xiàn)上被鎖存時(shí)IO CHRDY變高。讀周期中，數據有效時(shí)IO CHRDY變高。進(jìn)行寄存器讀寫(xiě)時(shí)IO CHRDY被拉低。IO CHRDY引腳用集電極開(kāi)路邏輯門(mén)驅動(dòng)，因此此信號會(huì )由一個(gè)內部上拉電阻上拉至邏輯高電平。
(6)復位信號RESET。RESET信號有效時(shí)，觸發(fā)轉換模塊，使FPGA硬重肩。
1．2 MMи總線(xiàn)
MMи總線(xiàn)是俄羅斯國內自行設計的專(zhuān)用測試總線(xiàn)，主要用于程控單元模塊與MMи總線(xiàn)之間數字及控制信息的交換，其基本技術(shù)性能如下：
(1)MMи總線(xiàn)采用異步、字節串行、位并行、雙向信息傳輸方式。
(2)MMи總線(xiàn)采用負邏輯，模塊服務(wù)請求信號(зOм)和轉換結束信號(KПp)除外。低電平電壓為0～0．6 V，表示邏輯1(對于服務(wù)請求信號зOМ和轉換結束信號KПp，邏輯1的電平為2．4～4．5 V)；高電平電壓為2．4～4．5 V，表示邏輯0(對于服務(wù)請求信號зOМ和轉換結束信號KПp，邏輯0的電平為0～0．6 V)。
(3)總線(xiàn)上掛接的程控單元模塊最多為16個(gè)(包括控制器)。
(4)MMи總線(xiàn)中最多包含92根信號線(xiàn)路。一個(gè)程控單元模塊內所使用的線(xiàn)路最多不超過(guò)50根，最少不少于15根。每一個(gè)具體的程控單元模塊所用的線(xiàn)路數量，可根據此模塊的具體技術(shù)要求確定。
(5)程控單元模塊與MMи控制器間總線(xiàn)電纜的最大長(cháng)度不應超過(guò)1 m。
(6)總線(xiàn)內的信息傳輸最大速度由程控單元模塊與MMи總線(xiàn)的信息處理能力決定，最大不超過(guò)100 Kb／s。
(7)總線(xiàn)控制器與程控單元模塊間的連接方式有2種：鏈型連接及星型連接。鏈型連接總線(xiàn)上的所有裝置，包括控制器，都是并行連接的；其中的信號可以單向或雙向傳輸；星型連接總線(xiàn)將MMи控制器與單個(gè)程控單元模塊一對一地連接到一起，其中的信號單向傳輸。
(8)MMи總線(xiàn)線(xiàn)路可分以下6類(lèi)：
數據線(xiàn)：“1 pиM，…．8 pиM”線(xiàn)路(數據總線(xiàn))；第1電平地址線(xiàn)——“Aдp．эм”線(xiàn)路(程控模塊單元地址)；第2電平地址線(xiàn)——“A0…A15”線(xiàn)路(信息寄存器地址)；同步線(xiàn)——“ΓT”(準備好)，“Пpиeм”(接收)，“Bыд”(發(fā)送)，“Kнп”(傳輸結束)線(xiàn)路；控制線(xiàn)——“иA(yíng)эм”(初始化)，“эaпycK эм”(觸發(fā))，“ПOзм”(串行詢(xún)問(wèn))，“KOм．1……KOм．16”(控制指令)線(xiàn)路；中斷線(xiàn)——“зOм”(請求服務(wù))，“Kпp”(轉換結束)線(xiàn)路。
程控單元模塊從MMи控制器接收的所有指令都是尋址指令。在中斷線(xiàn)內，模塊服務(wù)請求信號“зOм”具有高優(yōu)先級，轉換結束信號“Kпp”具有低優(yōu)先級。