短波擴頻猝發(fā)通信系統的DSP+FPGA實(shí)現方案
加入技術(shù)交流群
同步序列由48個(gè)32位Walsh序列構成，采用了級聯(lián)編碼。第一層編碼為沃爾什序列加擾碼。對于沃爾什序列來(lái)說(shuō)，同步情況下的自相關(guān)和互相關(guān)性能很好。但是在非同步的情況下，沃爾什序列的正交性變差，相關(guān)函數有較大的旁瓣值，造成信號間的干擾。為減小旁瓣值，改善Walsh碼的特性，用擾碼乘以沃爾什序列，得到的新碼作為前導序列的內碼，則相關(guān)性能得到改善。第二層是對Walsh序列與48個(gè)相位組合的相乘，其中48個(gè)相位組合為 /4，3 /4，- /4，-3 /4的排列組合。經(jīng)Matlab仿真取一組使所得到的相關(guān)峰較為理想，如圖2所示。
本系統采用TI公司的高性能浮點(diǎn)數字信號處理器TMS320VC33和定點(diǎn)的TMS320VC5509兩片DSP芯片作為系統的中央CPU，并采用ALTERA公司的Cyclone系列F
PGA設計出高速數字相關(guān)器，用于前端的信號同步與捕獲，三個(gè)芯片協(xié)同工作，并以此為主體架構系統的整個(gè)硬件工作平臺。
主要芯片介紹
TMS320VC33是TI公司推出的高性能浮點(diǎn)運算DSP芯片。由于其較高的性能價(jià)格比，使其應用較為廣泛。它的結構允許它以定點(diǎn)的速率完成浮點(diǎn)操作，因此非常適合于做高速高精度的浮點(diǎn)運算，這一優(yōu)點(diǎn)對于像短波信道快速估值等實(shí)時(shí)性精確度要求特別高的數字信號處理應用顯得尤為重要。TMS320VC5509處理器是TI公司最新推出的高性能低功耗定點(diǎn)數字信號處理器TMS320C55x系列中的一員。TMS320C55x系列是在C54x系列的基礎上發(fā)展起來(lái)的，能與C54x兼容，不僅增加了硬件資源，也優(yōu)化了資源管理。
TMS320VC5509運行速度快，還可以進(jìn)行多種并行操作，片內外設資源也比較豐富，與外圍設備的連接很方便，所以非常適合用來(lái)作控制用。根據上述兩種處理器的特點(diǎn)，綜合考慮系統的設計要求，我們把TMS320VC5509作為系統的主處理器，而TMS320VC33作為其協(xié)處理器。
本文是采用Cyclone系列芯片來(lái)實(shí)現數字相關(guān)器對采樣點(diǎn)值進(jìn)行一次相關(guān)，將相關(guān)結果送給中央處理器DSP，進(jìn)行下一步的同步和解擴等處理。ALTERA公司的Cyclone器件具有專(zhuān)用電路，可以實(shí)現雙數據率(DDR)SDRAM和FCRAM接口。Cyclone器件最多有兩個(gè)鎖相環(huán)(PLL)，共有六個(gè)輸出和四種層次化結構，為復雜設計提供了強大的時(shí)鐘管理電路。
系統硬件模型框圖及概述
首先從電臺接收過(guò)來(lái)的基帶擴頻信號是差分輸入的，先經(jīng)過(guò)一個(gè)1:1的隔離變壓器變?yōu)閱味溯敵?，再?jīng)過(guò)運放將其抬高到直流電平以上，低通濾波后送到模數轉換器AD7492進(jìn)行采樣處理，采樣結果在FPGA中鎖存，并在FPGA內部進(jìn)行希爾伯特變換和相關(guān)處理。在一個(gè)樣點(diǎn)間隔內，進(jìn)行當前樣點(diǎn)值的希爾伯特變換，同時(shí)并行地進(jìn)行前一個(gè)樣點(diǎn)的相關(guān)運算。將相關(guān)結果分成四個(gè)部分，鎖存在對應的四個(gè)地址中，由TMS320VC5509分四次依次讀取。由TMS320VC5509和TMS320VC33完成信號的捕獲和碼元的判決。將處理好的數據通過(guò)TMS320VC5509送到數模轉換器TLV5619中進(jìn)行數模轉換，轉換得到的模擬信號經(jīng)過(guò)低通濾波和運放放大以后，再通過(guò)同樣的一個(gè)1:1的隔離變壓器變?yōu)椴罘州敵鏊偷綌U頻電臺。如圖3所示為系統的核心部分。
評論