短波擴頻猝發(fā)通信系統的DSP+FPGA實(shí)現方案

引言

短波通信是一種能進(jìn)行遠距離傳輸，而對電臺的要求相對較低的通信系統。短波具有的遠距離通信能力和電臺具有的較高機動(dòng)性等特點(diǎn)，使其在軍事通信領(lǐng)域中具有重要的應用價(jià)值。然而，短波信道頻帶窄，傳播特性不穩定，干擾嚴重，信號易被敵人截獲、測向和干擾。一種有效的抗干擾措施就是將擴展頻譜通信技術(shù)及猝發(fā)通信技術(shù)應用于短波通信中，進(jìn)行短波超快速擴頻猝發(fā)通信。隨著(zhù)現代通信技術(shù)的飛速發(fā)展，特別是擴頻技術(shù)在第三代移動(dòng)通信中的成功應用，為實(shí)現擴通信和猝發(fā)擴頻數據傳輸奠定了技術(shù)基礎。超大規模集成電路和高速信號處理器高效的處理能力和處理速度也為實(shí)現短波猝發(fā)擴頻數據傳輸提供了良好的硬件平臺。

本文首先給出了一種DS-QPSK短波擴頻猝發(fā)通信的系統方案，著(zhù)重對其中的同捕獲技術(shù)進(jìn)行了研究，采用滑動(dòng)相關(guān)法來(lái)實(shí)現序列的同步，并運用Matlab工具對其進(jìn)行了仿真。然后采用TMS320VC33、TMS320VC5509和ALTERA公司的Cyclone系列FPGA構建了硬件平臺，給出了DSP+FPGA的混合硬件實(shí)現方案。

短波擴頻猝發(fā)通信系統方案

系統構成

本系統采用了直接序列擴頻技術(shù)來(lái)實(shí)現無(wú)線(xiàn)短波數據的發(fā)送和接收。具體實(shí)現是用32位的沃爾什序列對信息速率為2.4Kbps的數據進(jìn)行直接序列擴頻。在接收端利用擴頻碼的正交性對數據進(jìn)行相關(guān)解擴，恢復出原始信息，并且由于QPSK調制技術(shù)抗噪聲性能強，頻譜利用率高，結構簡(jiǎn)單，所以這里采用它作為數據調制方式。數據傳輸采用超快速猝發(fā)通信方式，即每次通信的時(shí)隙限定在100ms左右，發(fā)送時(shí)隙隨機分布，難以被捕獲和干擾。每個(gè)時(shí)隙的數據發(fā)送前要發(fā)送一段同步頭，用來(lái)完成擴頻碼的識別、擴頻碼的同步、幀同步和頻差估計等任務(wù)，接收端根據同步頭獲得的信息對數據進(jìn)行解擴恢復。為了改善性能，運用RAKE接收技術(shù)來(lái)接收數據，為了進(jìn)一步提高系統的抗干擾能力，還對信息進(jìn)行了1/2卷積編碼，接收端采用Viterbi譯碼。系統的基本框圖組成如圖1所示，分成發(fā)射和接收兩部分，分別完成數據的發(fā)送和接收功能。

系統同步方案

對于擴頻系統，接收機要從接收信號中恢復發(fā)送的數據信息，必須對接收信號進(jìn)行解擴。解擴的實(shí)現依靠本地產(chǎn)生與發(fā)送端相同的擴頻序列，并且要求與接收信號擴頻序列同步，這是擴頻系統中非常重要的環(huán)節。

擴頻序列的同步分為捕獲和跟蹤兩個(gè)階段。捕獲階段完成擴頻序列的粗同步，將收、發(fā)端擴頻序列的相位差限制在一個(gè)碼片或更小的范圍內;跟蹤階段實(shí)現收、發(fā)端擴頻序列的精確同步，讓本地參考信號精確跟蹤接收信號的相位變化。如何可靠的實(shí)現擴頻序列的快速捕獲是影響系統性能的關(guān)鍵。常用的同步捕獲方法有滑動(dòng)相關(guān)法、同步頭法、跳頻同步法、發(fā)射參考信號法、匹配濾波器同步法等，而滑動(dòng)相關(guān)法是一種最簡(jiǎn)單、最實(shí)用的捕獲方法。本文采用的就是這種方法。確定信號捕獲和完成碼元同步，要求同時(shí)滿(mǎn)足以下三個(gè)準則：①在連續4個(gè)接收碼元中至少有3個(gè)與預定同步碼的順序相吻合;②接收到的單音功率譜峰值高過(guò)門(mén)限;③各單音出現峰值間隔連續且次序正確。

在本系統中，由于采用的是猝發(fā)通信形式，時(shí)隙較短，僅為100ms左右，因此可以認為信道短時(shí)平穩，發(fā)送數據的同步信息也可以一次確定，而且也可認為多徑的每條路徑上的時(shí)延也基本是恒定，因此只需由前導序列一次確定相關(guān)同步信息。由于發(fā)送的前導序列是雙方約定好的正交碼序列集，接收端利用碼字的正交性，用本地序列與接收序列滑動(dòng)相關(guān)，相關(guān)峰最大值所對應的位置即為同步點(diǎn)。如表1所示為發(fā)送數據幀結構。