基于CSMC工藝的零延時(shí)緩沖器的PLL設計

　　從復位信號有效開(kāi)始考慮，以參考時(shí)鐘超前為例，in1 的下降沿首先使A 由高變低,接下來(lái)的in2 下降 沿也使B 由高變低，四輸入與非門(mén)的四個(gè)輸入端都為高，復位信號RN 變低(有效)，使A 和B 在很短 的時(shí)間內變高 。下一個(gè)周期重復前一個(gè)步驟。反向器的作用是為了消除進(jìn)入電荷泵的信號上的毛刺。另 外由于復位信號是由四輸入與非門(mén)產(chǎn)生的，其本身的延時(shí)足以使復位脈沖有一定的寬度，減小鑒相死區， 又不至于太寬出現錯誤的輸出波形。

　　2.2 電荷泵(CP)

　　電荷泵設計的關(guān)鍵是降低抖動(dòng)和電流失配引起的毛刺以及在開(kāi)關(guān)瞬間的電荷轉移。調節電荷泵的尺 寸使匹配電流、增益、電容參數得到優(yōu)化。本文的電荷泵結構簡(jiǎn)單，如圖2 所示，由M1M4 組成連個(gè) 共源共柵結構的恒定電流源，高的輸出阻抗使其接近理想的電流源，輸出電阻近似為(gm2+gmb2)ro2r01 或者 (gm3+gmb3)ro3r04。UP 和DN 信號經(jīng)過(guò)反向器作為電荷泵的充放電開(kāi)關(guān)，v1v4 是由基準電路產(chǎn)生的固定 電平，使電流源工作在飽和區，關(guān)系滿(mǎn)足v2>v1>v3>v4。當UP 為低DN 為高時(shí)，上半部分電路導通， 通過(guò)反向器內部的電源對電容充電;反之，則下半部分導通，Vctrl 通過(guò)M3、M4 及反向器內部對地放電; 另外，由于開(kāi)關(guān)不與輸出直接相連，幾乎不受電荷注入的影響，同時(shí)四個(gè)管子在工作都處于飽和狀態(tài)可 以消除電荷分享效應。在鎖定情況下，PFD 產(chǎn)生同樣寬的基本脈沖UP 和DN，使電荷泵的灌電流和源 電流相等，這樣輸出的凈電流為0 ，保持VCO 的控制電壓不變。

　　由于電荷泵是個(gè)對電流匹配程度要求極高結構，因此在設計尺寸方面，要增大電流源的溝道長(cháng)度， 以減小溝道長(cháng)度調制效應的影響，這種結構下電荷泵電流失配率僅為2.18%。

　　2.3 壓控振蕩器(VCO)

　　VCO 由五級差分延時(shí)單元構成的環(huán)行振蕩器。環(huán)行振蕩器對VCO 性能起著(zhù)決定性的作用，它的關(guān)鍵 性能指標包括線(xiàn)性度、相位噪聲和抖動(dòng)，因此設計從這三個(gè)方面考慮進(jìn)行優(yōu)化。 本文的延時(shí)單元是在傳統的差分結構上改進(jìn)而來(lái)的，改進(jìn)后的結構如圖3 所示。

　　通過(guò)改變延時(shí)單元的 控制電壓來(lái)改變每個(gè)單元的延時(shí)，調節頻率的變化，電流源的偏置電壓bias 是控制電壓Vctrl 經(jīng)過(guò)偏置電 路產(chǎn)生的,兩者滿(mǎn)足一定的函數關(guān)系，它們共同變化使VCO 的輸出電壓擺幅隨頻率變化的幅度不至于過(guò) 大，同時(shí)很好的保證了頻率與控制電壓的線(xiàn)性關(guān)系。

　　延時(shí)單元選用采用差分結構是因為它有較好的噪聲抑制作用，消除了噪聲耦合中一次項分量，大大減小了電源噪聲的影響，N 阱也對P 襯底的噪聲進(jìn)行了隔離;選用PMOS 差分對是考慮到PMOS 管比 NMOS 管有較小的1/f 噪聲和較小的噪聲跨導，對同樣的噪聲電壓，跨導小的PMOS 管的輸出和噪聲電 流小，引起的相位噪聲小。由其上邊的電流源偏置，對稱(chēng)負載是由二極管連接的NMOS 和同樣尺寸的 NMOS 電流源并聯(lián)組成的。