ICCAD上看燦芯半導體如何成為設計服務(wù)業(yè)的排頭兵

　　2013年10月10日“中國集成電路設計業(yè)2013年會(huì )暨合肥集成電路創(chuàng )新發(fā)展高峰論壇”在合肥盛大開(kāi)幕,云集了眾多業(yè)界知名的晶圓代工廠(chǎng)、EDA、IP及IC設計產(chǎn)商，燦芯半導體仍然與投資方中芯國際聯(lián)袂參展，展示了其先進(jìn)技術(shù)的最新進(jìn)展和成功案例。

　　自從2010年中國大陸第一大芯片代工廠(chǎng)中芯國際投資燦芯半導體后，燦芯半導體所有工藝產(chǎn)品都是與其合作的。中芯國際擁有世界先進(jìn)的制造工藝、穩定的生產(chǎn)線(xiàn)、充足的產(chǎn)能和高品質(zhì)的良率，再加上燦芯半導體的高端設計能力和定制化的IP，客戶(hù)在中國就可以享受到一站式的、高性?xún)r(jià)比的先進(jìn)制程服務(wù)。

　　在展會(huì )現場(chǎng)可以看到燦芯半導體的先進(jìn)工藝制程項目比重在逐年攀升，特別是在40納米工藝上的項目發(fā)展迅速，已成功tape out超過(guò)十個(gè)基于A(yíng)RM Cortex Ax核的40納米項目，涵蓋了A5、A7、A9，單核、雙核到四核，積累了豐富的先進(jìn)技術(shù)設計實(shí)踐經(jīng)驗。與Cadence在DDR上的合作極大地增強了燦芯半導體在IP上的核心競爭力，種類(lèi)涉及DDR2、DDR3、LPDDR1、LPDDR2，支持中芯國際的130nm/110nm、65nm、55nm、和40nm工藝,可以為客戶(hù)提供客制化的軟核DDR PHY的固化IP及LPDDR2/DDR2/DDR3 combo硬核PHY。

　　除此之外，燦芯半導體在低功耗、高性能產(chǎn)品的設計上頗有建樹(shù)，擁有一系列完整的低功耗設計技術(shù)如clock gating、power gating、multi-Vt、DVFS、power-switch、voltage island等，能有效地降低客戶(hù)產(chǎn)品的靜態(tài)和動(dòng)態(tài)功耗。配合高端芯片的封裝需求，燦芯半導體通過(guò)對KGD的選擇、相應SoC芯片設計、封裝與基板設計和測試方案的確定，可以提供一系列完整的SiP封裝服務(wù)。

　　燦芯半導體研發(fā)部副總裁楊展悌教授指出：“目前業(yè)界主流的Cortex A系列SoC解決方案將向更先進(jìn)的40納米、28納米工藝節點(diǎn)和多核的方向發(fā)展，A7多核方案正逐漸取代A9核在智能手機SoC上的應用。燦芯半導體順應這一市場(chǎng)趨勢，在過(guò)去一年中和客戶(hù)密切合作成功開(kāi)發(fā)多款40納米的ARM Cortex A系列的SoC芯片，性能達到國際領(lǐng)先水平，如雙核的Cortex A9測試結果達到1.5GHz。我們的目標是在2014年推出28納米四核解決方案。”

　　“燦芯半導體今年營(yíng)收的主要增長(cháng)點(diǎn)來(lái)自于中國大陸和美國，得益于我們與中芯國際的緊密合作關(guān)系以及高端技術(shù)領(lǐng)域項目比重的增加”，燦芯半導體市場(chǎng)與銷(xiāo)售副總裁徐滔先生表示，“燦芯半導體正處于一個(gè)健康成長(cháng)的青春期，隨著(zhù)對先進(jìn)技術(shù)持續不斷地投入，我們希望能為中國半導體生態(tài)系統良性循環(huán)提供強有力的促進(jìn)作用。”