AM-OLED顯示驅動(dòng)芯片中內置SRAM的設計
加入技術(shù)交流群
仲裁器首先接受來(lái)自顯示控制模塊的SRAM讀操作請求，然后接收來(lái)自MCU的寫(xiě)請求。這時(shí)，mcu_wr有一個(gè)上升沿，D觸發(fā)器將鎖存輸出高電平，并經(jīng)反相器反向輸送到與非門(mén)，與非門(mén)輸出低電平，使disp_r置“0”，以打斷顯示讀信號響應，直到仲裁器處理完sram_wr信號請求，再由時(shí)序產(chǎn)生電路反饋一個(gè)完成信號sram_done，并清零sram_wr的D觸發(fā)電路。由于顯示讀的D觸發(fā)器的輸出信號disp保持高電平，使與非門(mén)的輸出變高，disp_r重新置為“1”，同時(shí)重新處理打斷的disp_rd信號。
第二種時(shí)序沖突是仲裁器先收到外部MCU的讀請求信號，在還沒(méi)有結束處理這個(gè)請求信號時(shí)，顯示控制模塊的并行讀請求信號已送到仲裁器。這時(shí)請求信號disp_rd的一個(gè)上升沿使disp由低電平變?yōu)楦唠娖?，此時(shí)mcu_rd的D觸發(fā)器輸出保持為高電平，與非門(mén)不受disp信號的影響，一直輸出高電平。由于顯示讀請求信號被延遲，直到處理完MCU讀請求信號，清零信號開(kāi)啟，使mcu_rd的D觸發(fā)器輸出低電平，這時(shí)，與非門(mén)輸出高電平，disp_r重新置為“1”，時(shí)序產(chǎn)生電路響應其請求。
3．2 時(shí)序產(chǎn)生電路
由仲裁器電路產(chǎn)生的總請求信號sram_access送到這里后，可用以產(chǎn)生SRAM時(shí)序控制信號。該模塊采用單穩態(tài)時(shí)序電路結構來(lái)實(shí)現其功能，其難點(diǎn)主要是解決預充信號Prech和字線(xiàn)選擇信號WL的產(chǎn)生問(wèn)題。根據SRAM的存儲結構可知，Prech只在讀操作才對位線(xiàn)充電，寫(xiě)操作時(shí)不充電；由于字線(xiàn)選擇信號WL在讀操作和寫(xiě)操作時(shí)的脈寬不一樣，故需要采用不同時(shí)延模塊，并根據不同操作，通過(guò)傳輸門(mén)來(lái)選擇輸出WL信號。
4 仿真結果
對基于0．18μm標準CMOS工藝庫設計的大小為320x240x18位的內置SRAM結構使用Hspice對其子模塊(320x60x18位)進(jìn)行仿真，所得到的讀寫(xiě)總電流波形如圖6所示。本文引用地址：http://dyxdggzs.com/article/166194.htm
由圖6可見(jiàn)，改進(jìn)結構在寫(xiě)操作時(shí)沒(méi)有大電流，而在讀操作時(shí)會(huì )有部分尖峰電流，這主要是由于平衡預充位線(xiàn)抬高了位線(xiàn)初始電壓，從而降低了預充PMOS管的導通電阻所致。
改進(jìn)SRAM結構的動(dòng)態(tài)功耗為4．6mW。若用傳統SRAM結構，對于相同大小的電路，其仿真得到的動(dòng)態(tài)功耗為5．96mW。因此，相比傳統結構，改進(jìn)型結構的動(dòng)態(tài)功耗減小了22．8％。
5 結束語(yǔ)
本文對顯示驅動(dòng)芯片中內置SRAM電路進(jìn)行了低功耗研究與設計。新方法采用位線(xiàn)劃分和字線(xiàn)劃分技術(shù)來(lái)設計SRAM整體結構，從而降低了寄生電容。事實(shí)上，結合低功耗位線(xiàn)技術(shù)對傳統SRAM單元結構進(jìn)行改進(jìn)，寫(xiě)操作時(shí)停止對位線(xiàn)預充電，可以達到降低功耗目的。而引入仲裁算法可解決SRAM訪(fǎng)問(wèn)的時(shí)序問(wèn)題。根據SRAM讀寫(xiě)操作要求設計的時(shí)序產(chǎn)生電路的仿真結果顯示，其動(dòng)態(tài)功耗可以得到大幅降低。
目前，本電路已經(jīng)應用在一款AM_OLED顯示驅動(dòng)芯片中，并已完成前期仿真。仿真結果可以達到預期指標要求，從而證明了該電路的可行
性。
評論