AM-OLED顯示驅動(dòng)芯片中內置SRAM的設計
加入技術(shù)交流群
圖3所示是采用低功耗位線(xiàn)技術(shù)的改進(jìn)型SRAM的結構圖。該電路結合單端輸出來(lái)得到SRAM的電路結構。該電路與傳統電路的兩個(gè)不同之處：一是寫(xiě)驅動(dòng)電路采用單邊驅動(dòng)結構，且增加了一個(gè)平衡管來(lái)防止數據丟失。而在寫(xiě)操作時(shí)，只需對一邊位線(xiàn)下拉到低電平來(lái)寫(xiě)入數據，另一邊位線(xiàn)浮空；二是預充電路只在讀操作時(shí)充電，在寫(xiě)操作時(shí)不充電。本文引用地址：http://dyxdggzs.com/article/166194.htm
圖4所示是新SRAM結構電路的工作時(shí)序圖。該電路在讀操作時(shí)，Prech變低，預充電路位線(xiàn)充電到高電平，字線(xiàn)變高，位線(xiàn)BLB通過(guò)存儲管放電到低電位，讀取電路讀BLB上電壓信號，數據讀出；而在寫(xiě)操作時(shí)，先平衡位線(xiàn)電位，以防止數據丟失。假設原來(lái)存儲管里存儲的是“0”，要向其中寫(xiě)入數據“1”，則寫(xiě)使能信號Wen先從低電平變到高電平，此時(shí)D為高電平，D’為低電平，MN1管導通，MN2截止，位線(xiàn)BL懸空，位線(xiàn)BLB被拉到低電平，字線(xiàn)變高，傳輸管導通，以便向存儲管里寫(xiě)入數據“1”。
在字線(xiàn)變高時(shí)，同字線(xiàn)上的其它單元的位線(xiàn)BL、BLB會(huì )通過(guò)存儲管里的上拉PMOS管和下拉NMOS管充放電到一定電位。為了防止在寫(xiě)操作時(shí)位線(xiàn)充放電過(guò)多而導致浪費，可減小字線(xiàn)選擇信號的脈寬，以縮短對位線(xiàn)的充電時(shí)間。
3 仲裁器模塊設計
仲裁器電路分為仲裁和時(shí)序產(chǎn)生等兩部分，其中仲裁部分處理MCU送來(lái)的讀寫(xiě)請求和顯示控制器送來(lái)的讀請求信號，并判斷它們的優(yōu)先級別，然后把請求信號送入時(shí)序產(chǎn)生電路。時(shí)序產(chǎn)生電路負責產(chǎn)生sram模塊的控制信號。
3．1 仲裁器電路
仲裁器模塊主要用來(lái)處理行掃描以及MCU讀寫(xiě)產(chǎn)生的時(shí)序沖突問(wèn)題，也就是在這兩個(gè)信號同時(shí)送過(guò)來(lái)時(shí)，先判斷它們的優(yōu)先級，同時(shí)將外部?jì)蓚€(gè)并行操作信號轉化為內部單端口SRAM的順序執行，從而使兩種請求信號處于完全獨立的時(shí)間操作域內，以減小內置SRAM的面積。鑒于MCU讀寫(xiě)速度大于顯示行掃描速度，MCU讀寫(xiě)信號的優(yōu)先級別應高于顯示讀信號。
評論