基于FPGA的IRIG-B編碼器實(shí)現

摘要：旨在設計一款基于FPGA的IRIG-B時(shí)間系統。該系統采用FPGA作為控制器，GPS引擎M12T作為標準時(shí)鐘源，利用M12T輸出的100 pps信號觸發(fā)IRIG-B編碼模塊，完成DC碼編碼。在DC碼的基礎上，通過(guò)正弦查找表實(shí)現了IRIG-B交流碼的數字調制，同時(shí)設計調制輸出電路。采用VHDL語(yǔ)言進(jìn)行全數字設計，所有功能都由硬邏輯實(shí)現，保證了B碼信號邊沿的準確；帶預進(jìn)位功能的計時(shí)鏈，保證了B碼絕對時(shí)間精準。軟件仿真和示波器觀(guān)測以及現場(chǎng)運行表明，系統設計達到了預期目標，定時(shí)精確可靠。
關(guān)鍵詞：授時(shí)碼；IRIG-B；數字調制；GPS

我國靶場(chǎng)測量、工業(yè)控制、電力系統測量與保護、計算、通信、氣象等測試設備均采用國際標準IRIG-B格式的時(shí)間碼(簡(jiǎn)稱(chēng)B碼)作為時(shí)間同步標準。B碼是一種串行的時(shí)間格式．分為直流碼(DC碼)和交流碼(AC碼)兩種，其格式和碼元定時(shí)在文獻中有詳細描述。本文介紹一種基于FPGA并執行IRIG-B標準的AC／DC編碼技術(shù)，與基于MCU或者DSP和數字邏輯電路實(shí)現的編碼方法相比，該技術(shù)可以大大降低系統的設計難度，降低成本，提高B碼的精確性和系統靈活性。
在此，組合GPS引擎和FPGA，得到B碼的編碼輸出，直接采用GPS引擎的100 pps信號觸發(fā)輸出B碼的每個(gè)碼元，利用從100 pps中恢復的1 pps信號提供B碼的時(shí)間參考點(diǎn)。DC編碼和AC數字調制均由純硬件邏輯通過(guò)查找表實(shí)現，它能使每個(gè)碼元的上升沿都非常精準，都可以作為百分秒的時(shí)間參考點(diǎn)。而計時(shí)鏈的預進(jìn)位功能則保證了絕對時(shí)間的精確，不僅可以滿(mǎn)足實(shí)時(shí)系統對時(shí)間同步，還可以實(shí)現多節點(diǎn)的數據采集嚴格同步，為分析和度量異步發(fā)生的事件提供有力的支持。

1 IRIG-B編碼格式
IRIG標準規定的B格式碼如圖1所示，每秒鐘發(fā)1次，每次100個(gè)碼元，包含1個(gè)同步參考點(diǎn)(P，脈沖的上升沿)和10個(gè)索引標記。碼元寬度為10 ms，用高電平寬度為8 ms的脈沖表示索引標記，用寬度為5 ms的脈沖表示邏輯1，用寬度為2 ms的脈沖表示邏輯0。

如圖1所示，交流碼的載波是1 kHz正弦信號，幅度變化峰-峰值范圍為0．5～1 0 V。調制比為U1／U0=1／6～1／2，即邏輯1是5個(gè)幅度為U1的1 kHz正弦信號。邏輯0是2個(gè)幅度為己U1的1 kHz正弦信號，索引標記是8個(gè)幅度為U1的1 kHz正弦信號，其他時(shí)間是幅度為U0的1 kHz正弦信號。