基于FPGA的IRIG-B編碼器實(shí)現

2 系統方案
2．1 系統原理框圖
設計授時(shí)系統需要一個(gè)精準時(shí)基。在此利用精密授時(shí)型GPS引擎M12T作為系統時(shí)基，利用AlteraFPGA檢測M12T輸出的百分秒(100 pps)同步信號和經(jīng)串口輸出的絕對時(shí)間信號，編碼后輸出到DC／AC接口模塊，再輸出到物理鏈路，系統結構圖如圖2所示。

上述系統首先實(shí)現了B碼直流編碼，而后在直流碼的基礎上實(shí)現交流調制，以得到交流碼，同時(shí)提供恢復每秒脈沖數輸出和隔離RS 232串行口輸出且符合Motorola格式的時(shí)間碼，以及數碼管的時(shí)間顯示。時(shí)間顯示部分用FPGA實(shí)現比較簡(jiǎn)單，下文不再詳述。
2．2 GPS授時(shí)模塊M12T
M12接收器是Motorola公司優(yōu)秀ONCORE家族中的新成員，廣泛用于各類(lèi)定位、導航、授時(shí)設備中，擁有全GPS行業(yè)內最快的初次定位時(shí)間和重捕獲衛星的時(shí)間。M12T是針對GPS授時(shí)推出的定時(shí)精度更高的增強型產(chǎn)品。M12T具有12個(gè)并行通道，可同時(shí)跟蹤12顆衛星，重捕獲時(shí)間小于1．O s。當擁有當前天歷、位置、時(shí)間和星歷數據時(shí)。首次定位時(shí)間TTFF15 s。在位置保持狀態(tài)時(shí)，定時(shí)精度(1 pps或100 pps)小于12 ns。
2．3 FPGA和DAC
FPGA采用Altera CycloneⅡEPC2C5T144，該芯片有4 608個(gè)LE，26個(gè)M4K．兩個(gè)模擬鎖相環(huán)。DAC采用單通道、單電源、自帶基準的MAX5712。MAX5712是微型引腳，12 b解析度，片上精密輸出放大器提供滿(mǎn)擺幅輸出。MAX5712用兼容SPITM／QSPITM／MICROWIRETM和DSt標準接口的3線(xiàn)串行接口。所有輸入都兼容于CMOS邏輯，并經(jīng)過(guò)施密特觸發(fā)器緩沖，允許直接接光電耦合器。MAX5712含有上電復位(POR)電路，確保上電時(shí)DAC處于零電壓輸出狀態(tài)。

3 時(shí)鐘模塊實(shí)現
3．1 基準時(shí)刻和索引脈沖的提取
要保證B碼每個(gè)碼元的上升沿時(shí)刻準確，需要100 pps的精確時(shí)基和pps的參考點(diǎn)。一般的做法是用pps作為基準，每個(gè)碼元的起點(diǎn)由前兩個(gè)秒脈沖的間隔等分得到。這種方法使用上一時(shí)刻來(lái)預測下一秒，每秒脈沖有抖動(dòng)時(shí)會(huì )導致最后一個(gè)碼元寬度不足或超過(guò)10 ms，這將無(wú)法利用B碼來(lái)實(shí)現時(shí)間同步和數據等間隔同步的采集。本文直接使用M12T產(chǎn)生的100 pps信號作為每個(gè)碼元的起始時(shí)刻，然后再從100 pps信號中恢復出1 pps。由于B碼參考標記Pr=1 pps的上升沿，所以這種方法既保證Pr的準確性，又保證各個(gè)碼元和索引標記時(shí)刻的準確性。在有等間隔同步數據采樣要求的場(chǎng)合，可使用每個(gè)B碼碼元的上升沿校準本地時(shí)基，確保采樣同步和時(shí)間同步。