基于DSP和FPGA的多波形雷達回波中頻模擬器實(shí)現

本文論述一種自主產(chǎn)生式的雷達回波模擬器中頻部分的設計實(shí)現方法，該模擬器可產(chǎn)生脈沖單頻、脈沖線(xiàn)性調頻、步進(jìn)頻、步進(jìn)頻+線(xiàn)性調頻等多種波形的雷達回波信號，并可產(chǎn)生雙目標和參數可控的帶限高斯白噪聲，可模擬主要的干擾類(lèi)型;輸出信號既可以直接用于信號處理機的中頻注入式測試，也可上變頻后用于雷達系統的射頻條件下的各種測試驗證。以下對該中頻雷達回波模擬器的實(shí)現方法予以詳細闡述。

　　1 回波信號理論分析

　　按照設計要求，該模擬器需要模擬脈沖單頻、脈沖線(xiàn)性調頻、步進(jìn)頻、步進(jìn)頻+線(xiàn)性調頻共四種波形的信號。其中，步進(jìn)頻又包括順序步進(jìn)頻和隨機步進(jìn)頻兩種類(lèi)型。這些波形的雷達回波信號，均可以統一表示為式(1)的形式：

　　式中：c為光速;N為相參幀的脈沖總個(gè)數;i表示相參幀內的第幾個(gè)脈沖;To為脈沖寬度;Tr為脈沖周期;fc為相參幀內首脈沖的載頻;△f為脈沖間最小步進(jìn)頻差;bi△f為第i個(gè)脈沖在初始載頻基礎上的頻率變化(僅適用于脈間頻率捷變波形，非脈間捷變波形則bi=0);k為線(xiàn)性調頻波形時(shí)的脈內調頻變化率(非脈內線(xiàn)性調頻則k=0);Ro為目標當前距離;v為目標當前速度。

　　由以上分析可知，無(wú)論上述何種波形，均可根據式(1)計算脈沖的延時(shí)、每個(gè)脈沖的脈內初相、以及每個(gè)脈沖的載頻等參數，并對這些參數在與產(chǎn)品同步的基礎上予以實(shí)時(shí)控制來(lái)進(jìn)行模擬實(shí)現。根據發(fā)射波形，還要決定是否添加脈內頻率線(xiàn)性調制。

　　2 回波模擬器系統設計

　　根據系統需求和前述雷達回波信號理論分析，該中頻雷達回波模擬器(以下簡(jiǎn)稱(chēng)模擬器)采用了如圖1所示的系統實(shí)現方案。

　　該模擬器通過(guò)單片機(AVR8515)與上位機進(jìn)行異步串行通信，單片機完成通信協(xié)議的解包、打包等過(guò)程，接收上位機中用戶(hù)設定的目標和干擾參數，發(fā)送模擬器的實(shí)時(shí)模擬狀態(tài)信息給上位機。系統以DSP(ADSP-21060)作為脈沖參數的實(shí)時(shí)計算單元，單片機與DSP問(wèn)通過(guò)雙口RAM進(jìn)行信息交換。DSP得到兩個(gè)目標的模擬參數后，根據參數變化的時(shí)間節拍，計算一個(gè)相參幀兩目標的各脈沖的初相、載頻、脈沖延時(shí)等參數，并寫(xiě)給雙口RAM。系統以FPGA(XC2V3000)作為信號處理與控制單元，FPGA讀取后，在產(chǎn)品提供的處理幀同步信號和同步調制脈沖控制下，結合產(chǎn)品串口傳過(guò)來(lái)的波形類(lèi)型的信息(如：脈內單頻還是線(xiàn)性調頻)，形成兩個(gè)目標的延時(shí)脈沖，并控制兩個(gè)目標各自的DDS(AD9858)信號產(chǎn)生單元，產(chǎn)生出兩個(gè)目標信號。帶限的高斯白噪聲的數字正交基帶也由FPGA產(chǎn)生，并同步AD9957的數字正交上變頻功能將基帶調制到所需的中心頻上。目標1、目標2和噪聲信號的合成由模擬電路實(shí)現，并實(shí)現一定的功率控制，最后輸出所需的中頻雷達回波信號。模擬器系統各單元時(shí)鐘的相參性至關(guān)重要，由專(zhuān)用時(shí)鐘管理芯片(AD9510)產(chǎn)生FPGA，AD9858，AD9957的工作時(shí)鐘。