嵌入式系統芯片的軟硬件協(xié)同仿真環(huán)境設計
加入技術(shù)交流群
驗證的總體架構是分層次的，層次化的驗證環(huán)境具有很好的擴展性和重用性，各個(gè)層次完成自己特定的功能。Test層又叫TC層，主要完成數據激勵的定義、環(huán)境的控制工作。Generator層定義的數據“模板”，產(chǎn)生各種數據激勵。Function Layer層完成輸入和輸出數據激勵的收集，進(jìn)行自動(dòng)比對。Command Layer層主要按接口時(shí)序收發(fā)數據，同時(shí)將一些底層方法(如數據讀寫(xiě)等)進(jìn)行封裝。Signal Layer層主要是完成接口信號連接工作。不同的人關(guān)注不同層次，一般的驗證人員只需要在Test層工作，編寫(xiě)測試向量。只有搭建環(huán)境的驗證人員才需了解各個(gè)層次。驗證架構的層次化降低了驗證環(huán)境復雜度和環(huán)境維護成本，提升了驗證效率。本文引用地址：http://dyxdggzs.com/article/150062.htm
本文基本采用圖4的驗證環(huán)境架構的思路，并在其基礎上進(jìn)行修改，添加相應組件。VMM驗證環(huán)境架構如圖5所示，環(huán)境數據流從測試用例Test Case開(kāi)始，經(jīng)過(guò)數據包產(chǎn)生器Generator和數據處理器Transactor送給BFM處理，BFM把驗證環(huán)境的抽象層次從信號級抽象到Transaction級，在實(shí)現上只做時(shí)序轉換功能，利于重用。從發(fā)送方向看，BFM只負責將接收到的數據發(fā)送給DUT；從接收方向看，BFM只負責將接收到的數據發(fā)給Transactor，實(shí)現任何數據的解析。Monitor抓取接口上的信號，并分析各組控制信號之間的邏輯時(shí)序關(guān)系，檢查其是否滿(mǎn)足協(xié)議所規定的邏輯時(shí)序關(guān)系，同時(shí)把監測到的數據信號轉化為數組送到RM解析。與BFM一樣，Monitor只實(shí)現時(shí)序轉換功能，不做數據解析。從Monitor上采樣數據再送入RM，是基于重用的角度考慮。參考模型(RM)用于預測數據響應，Check組件將RM的輸出數據與被觀(guān)測響應進(jìn)行比較。
該驗證環(huán)境架構還添加斷言(Assertion)來(lái)提高觀(guān)察和定位設計問(wèn)題的能力。斷言是檢查DUT中信號行為是否正確的觀(guān)察器，用來(lái)描述被預期的特定性質(zhì)。本文采用的斷言為SVA斷言語(yǔ)言，可以應用到設計過(guò)程的各個(gè)階段，還可以統計功能覆蓋率。
5 基于DSM的軟硬件協(xié)同仿真調試
由于DSM模型在仿真過(guò)程中，會(huì )將ARM執行的每一步動(dòng)作打印出來(lái)，生成一個(gè)log．eis文件，由該文件給出的信息定位問(wèn)題非常方便，如圖6所示。
圖中第1列表示程序執行到ARM的第幾個(gè)時(shí)鐘周期。第2列是ARM執行的指令類(lèi)型。第3列的CCFAIL表示條件執行時(shí)是否執行，如果條件執行了，則不打印CCFAIL，反之則打印出CCFAIL。第4列是ARM執行的機器碼。最后幾列是詳細的ARM執行的動(dòng)作，從圖中可以看出ARM執行哪一步指令，將哪些數據讀寫(xiě)到哪些地址。對應的仿真波形圖如圖7所示?？梢钥闯?，log．eis完整無(wú)誤地將ARM執行的動(dòng)作打印了出來(lái)。
結語(yǔ)
設計驗證是SoC設計的關(guān)鍵技術(shù)之一，貫穿整個(gè)SoC設計過(guò)程。隨著(zhù)SoC技術(shù)的發(fā)展，軟硬件協(xié)同驗證的效率和正確性對整個(gè)SoC設計的影響也越來(lái)越大。相比傳統的軟硬件協(xié)同環(huán)境，本文介紹的環(huán)境速度快，更真實(shí)，調試也更加容易。該環(huán)境可繼承性好，能夠為各種SOC項目開(kāi)發(fā)驗證所用。
評論