SoC設計之組態(tài)性處理器IP介紹
加入技術(shù)交流群
5.針對SoC的應用進(jìn)行最佳化
SoC的應用非常多，有的是數字相機(DSC)的SoC，有的是可攜式媒體播放器(PMP)的SoC，或是導航機(PND)的SoC，不同的SoC其應用設計也不同，例如DSC SoC不重視音訊處理，而PND SoC只專(zhuān)注靜態(tài)視訊處理及簡(jiǎn)易的音訊處理，但卻需要重視數字信號的處理(接收衛星定位信號后的相關(guān)處理)，至于PMP、STB(視訊機上盒)則重視動(dòng)態(tài)、高質(zhì)量的音/視訊處理，也重視信號處理(接收、處理節目信號)。
由上可知，不同的執行處理特性、不同的運算負荷度，若用單一架構處理器IP則難以滿(mǎn)足設計，而可組態(tài)性處理器IP卻可以針對不同的應用需求來(lái)進(jìn)行組態(tài)，以合乎各種應用取向的SoC設計。
可組態(tài)性處理器IP的隱憂(yōu)
雖可組態(tài)性處理器IP有如上的5種優(yōu)點(diǎn)，但也不表示沒(méi)有缺點(diǎn)，事實(shí)上，隨半導體技術(shù)及市場(chǎng)演化，可組態(tài)性處理器也面臨一些隱憂(yōu)、威脅，以下我們簡(jiǎn)要討論。
1.工藝持續縮密，芯片面積資源獲得寬解
芯片的縮密工藝技術(shù)仍持續精進(jìn)，從90nm、65nm、到45nm，并持續往下探，使芯片電路面積成本愈來(lái)愈低，因此芯片設計者已不如過(guò)往般重視面積成本，事實(shí)上處理器的多核化發(fā)展，無(wú)論是同質(zhì)多核、異質(zhì)多核，都表示「透過(guò)電路面積倍增的作法來(lái)爭取效能提升」已屬可行、值得。如此，透過(guò)組態(tài)作法讓執行核心的面積最佳化，此種需求將逐漸減少。
2.芯片上市的時(shí)間壓力愈來(lái)愈大
使用IP為的就是要節省芯片設計的驗證心力、加速芯片的開(kāi)發(fā)，讓芯片更早上市銷(xiāo)售，而今市場(chǎng)競爭更加激烈，芯片Time To Market壓力比過(guò)去更大，使許多SoC項目都舍棄從Soft IP階段開(kāi)始設計，直接取用Hard IP加速設計。
然而可組態(tài)性處理器IP可說(shuō)是比Soft IP更Soft(軟)性的IP，是從「比Soft IP」更前期的設計階段開(kāi)始著(zhù)手，好處是獲得更高的設計彈性，但相對的就是增加SoC的設計時(shí)間，甚至為實(shí)現組態(tài)化而必須學(xué)習、熟悉另一套前期設計工具，即處理器的組態(tài)工具。
3.軟件風(fēng)險
此點(diǎn)前面已約略提及，事實(shí)上，除有軟件移植性、兼容互通性等疑慮，軟件的后續維護也將令人擔憂(yōu)，同時(shí)協(xié)力業(yè)者提供的宏程序(Macro)也可能無(wú)法立即適用，這些都須再行斟酌、調修。特別是軟件開(kāi)發(fā)、維護成本在整體SoC方案中所占的比重愈來(lái)愈高，許多原有以硬件電路方式設計成的功效，而今多半轉成軟件方式實(shí)現。
4.固定組態(tài)處理器IP的轉向
ARM、MIPS等皆是以固定組態(tài)性處理器IP為主，不過(guò)為因應客戶(hù)需求也開(kāi)始有些轉變，或允許部分的特例，例如MIPS的Pro系列IP就擁有組態(tài)性，或如ARM的OptimoDE Data Engines能因應不同需求的應用設計。
附注1：ARM、MIPS在處理器IP的主要授權業(yè)務(wù)逐漸成熟后，也開(kāi)始進(jìn)行相關(guān)延伸，如ARM延伸至實(shí)體IP領(lǐng)域，MIPS延伸到模擬/混訊IP領(lǐng)域，此外兩家業(yè)者皆開(kāi)始跨入32位的控制器IP市場(chǎng)。
附注2：除了Soft IP、Hard IP外也有Firm IP，Firm IP的設計完成度介于前兩者之間，不過(guò)在產(chǎn)業(yè)的實(shí)際運用中卻不如前兩者普遍。
本文引用地址：http://dyxdggzs.com/article/148705.htm
圖 Tensilica Xtensa系列可組態(tài)性處理器IP的組態(tài)設計示意圖，左上是勾核需求的功效項、特性項，例如需不需要硬件乘法器、桶式移位器等，右上則是延伸處理器架構，例如增加緩存器、增加VLIW數據路徑等，左下則進(jìn)行設計應用最佳化，右下則是軟件自動(dòng)化產(chǎn)生工具。
評論