淺談3D芯片堆疊技術(shù)現狀

　　盡管最近幾年以TSV穿硅互聯(lián)為代表的3D芯片技術(shù)在各媒體上的出鏡率極高，但許多人都懷疑這種技術(shù)到底有沒(méi)有可能付諸實(shí)用，而且這項技術(shù)的實(shí)際發(fā)展速度也相對緩慢，目前很大程度上仍停留在“紙上談兵”的階段。不過(guò)，許多芯片制造商仍在竭力推進(jìn)基于TSV的3D芯片技術(shù)的發(fā)展并為其投入研發(fā)資金，這些廠(chǎng)商包括IBM,Intel，三星，東芝等等，3D芯片技術(shù)的優(yōu)勢在于可以在不需要改變現有產(chǎn)品制程的基礎上增加產(chǎn)品的集成度，從而提高單位芯片面積內的晶體管數量。

　　在最近舉辦的GSA存儲大會(huì )上，芯片制造業(yè)的四大聯(lián)盟組織-IMEC, ITRI, Sematech以及SEMI都展示了他們各自在基于TSV的3D芯片技術(shù)方面的最新進(jìn)展。

　　SEMI聯(lián)盟組織旗下的一個(gè)3D芯片技術(shù)工作組本周召開(kāi)了第一次聯(lián)合會(huì )議，會(huì )上他們草擬出了一套TSV技術(shù)用晶圓坯以及制造用設備的標準。SEMI聯(lián)盟組織旗下共有三個(gè)與3D芯片技術(shù)有關(guān)的工作組，而且他們目前還在組織第四個(gè)與之有關(guān)的工作組，這個(gè)新成立的工作組將由芯片生產(chǎn)用設備制造行業(yè)的老大應用材料公司領(lǐng)銜。

　　而另外一個(gè)工業(yè)聯(lián)盟組織Sematech也在積極拓展自己的3D芯片研發(fā)計劃。令人稍感意外的是，Analog Devices最近也宣布加入了由Sematech組織的“3D芯片設計啟動(dòng)中心”組織，目前該組織的成員有Altera, LSI, 安森美半導體以及高通等幾家。

　　3D堆疊技術(shù)的誘因：

　　另外一些組織和公司也都在積極開(kāi)發(fā)基于TSV的3D芯片技術(shù)。究其原因，是因為許多芯片廠(chǎng)商都擔心將來(lái)繼續縮減制程尺寸時(shí)，所花費的成本將難以承受，甚至不久的將來(lái)可能會(huì )被迫停止芯片制程縮減方面的研發(fā)。

　　所有這些行動(dòng)表明，除了向二維方向縮減制程尺寸之外，業(yè)界也在積極考慮向三維TSV芯片堆疊方向發(fā)展的方案。多年以來(lái)，芯片制造商一直在談?wù)摶赥SV的3D芯片堆疊技術(shù)，不過(guò)除了在CMOS圖像傳感器領(lǐng)域有推出過(guò)采用類(lèi)似技術(shù)的產(chǎn)品之外，這項技術(shù)還遠遠沒(méi)有進(jìn)入主流范疇，導致這種現象的原因則是研發(fā)成本高，缺乏標準等因素。

　　2.5D與3D芯片堆疊技術(shù)：

　　理論上說(shuō)，3D芯片堆疊技術(shù)的實(shí)現可分兩步走，第一階段是先采用借助硅中間互連層的2.5D技術(shù)，這種技術(shù)中雖然也有使用TSV技術(shù)，但如上圖所示，功能芯片(chip1/2)中并沒(méi)有制出TSV結構，而是把TSV結構設置在專(zhuān)門(mén)的襯底中，功能芯片通過(guò)microbump與中間互連層(interposer)連接，再通過(guò)一層TSV襯底連接到3D芯片封裝用襯底上；而第二階段則會(huì )將TSV結構直接植入功能芯片之中。

　　而現在，多家組織已經(jīng)組建了許多新的，面向主流應用的3D芯片堆疊項目組。舉例而言，Semtech組織便正在與IBM公司進(jìn)行這方面的合作，這個(gè)項目的目標是將模數轉換器芯片與DSP芯片利用TSV 3D堆疊技術(shù)連接在一起，這兩種芯片將通過(guò)一層中間互聯(lián)層（interposer）連接在一起，該互連層的峰值帶寬可超過(guò)1.3Tbps.

　　3DIC技術(shù)在內存領(lǐng)域的應用熱點(diǎn)：Wide I/O

　　另外，以Hynix，三星等為首的組織則在積極推廣可將TSV 3D堆疊技術(shù)帶入主流應用領(lǐng)域的另外一項計劃，即Wide I/O內存接口技術(shù)，這項技術(shù)面向手機，平板電腦等相關(guān)產(chǎn)品。

　　JEDEC組織目前還在審核Wide I/O內存接口技術(shù)標準，這種內存接口的位寬達512bit，可以增大內存芯片與邏輯芯片之間的數據傳輸帶寬，其峰值傳輸率可達12.8GB/s，帶寬要比常規的LP DDR2接口高出了3倍之多。

　　LPDDR2是目前移動(dòng)設備用內存的主流接口標準。而Wide I/O則是三星等廠(chǎng)商計劃用于取代LPDDR2的接口標準，Wide I/O計劃將分兩個(gè)階段實(shí)現，第一階段的Wide I/O將實(shí)現將4塊內存芯片通過(guò)TSV技術(shù)實(shí)現互聯(lián)，組建高位寬4通道芯片，然后再利用TSV技術(shù)將這種高位寬4通道芯片堆疊在一起。高位寬4通道芯片內部的四塊芯片采用微凸焊(microbump或稱(chēng)μ-bump)互聯(lián)的方法實(shí)現相互連接。據預測，采用這種技術(shù)的產(chǎn)品有望在2014/2015年間出現，不過(guò)也有人認為這項技術(shù)實(shí)用化可能需要更多的時(shí)間。

　　Rambus公司高級副總裁兼半導體業(yè)務(wù)部門(mén)的總經(jīng)理Sharon Holt則認為，由于這項技術(shù)十分復雜加上高額的研發(fā)成本，因此基于TSV的Wide I/O接口技術(shù)可能要再過(guò)“5-10年”才有望實(shí)用化。同時(shí)他還認為業(yè)界不太可能直接從現有的LPDDR2標準轉換到Wide I/O標準，因為從時(shí)間上看，LPDDR2技術(shù)去年便已經(jīng)有實(shí)際的產(chǎn)品問(wèn)世，而Wide I/O技術(shù)現在看則仍是八字還沒(méi)一撇。

　　這樣，LPDDR2和Wide I/O之間便會(huì )出現一個(gè)空檔期。而Rambus則正好可以見(jiàn)縫插針地推廣其移動(dòng)內存用XDR接口標準。

　　在這次GSA大會(huì )上，Holt還表示移動(dòng)用內存標準與PC用內存標準終將實(shí)現一統，也就是說(shuō)目前移動(dòng)設備上使用的LPDDR2技術(shù)有可能被PC內存用上，他并稱(chēng)其為“統一內存系統”。

　　不過(guò)其它廠(chǎng)商則看法不同。比如三星公司的高管Jim Elliott雖然同意“統一內存系統”的提法，但他認為促成內存標準一統的技術(shù)將是基于TSV的Wide I/O技術(shù)。

　　3DIC行規制定現狀：

　　不過(guò)TSV技術(shù)面臨的主要問(wèn)題之一是缺乏業(yè)內標準。去年12月份，SEMI聯(lián)盟組織開(kāi)始在這方面有所行動(dòng)，他們成立了一個(gè)三維堆疊集成電路標準委員會(huì )（Three-Dimensional Stacked Integrated Circuits (3DS-IC) Standards Committee）。

　　為了廣泛獲取業(yè)界的支持，并確定需要進(jìn)行標準化的項目。SEMI組織正與Sematch展開(kāi)合作，合作的內容是確定未來(lái)一段時(shí)間內3D芯片堆疊技術(shù)的應用方向。Sematech組織的成員眾多，包括Globalfoundries, 惠普, IBM, Intel, 三星以及聯(lián)電等，其它支持該3DS-IC標準項目的公司還有Amkor, ASE, IMEC, ITRI, Olympus, 高通, Semilab, 東電電子以及賽靈思.

　　該三維堆疊集成電路標準委員會(huì )成立的初期將包含三個(gè)工作組：

　　1-晶圓對鍵合（Bonded Wafer Pair (BWP) ）工作組：這個(gè)工作組的任務(wù)是為BMP有關(guān)的技術(shù)訂立標準，工作組將以剛剛成文的SEMI M1標準（代號M1的標準的主要內容是為拋光處理后單晶硅晶圓片的尺寸，物理性能以及量測方法進(jìn)行新的規定，以便為T(mén)SV技術(shù)打下基礎）為起點(diǎn)開(kāi)展工作，該工作組的領(lǐng)軍人將是Sematech聯(lián)盟；

　　2-量檢驗工作組：顧名思義，該工作組的目標是為3DS-IC項目制定必要的量測技術(shù)標準，這個(gè)工作組由Semilab牽頭負責；

　　3-薄化載體晶圓工作組：載體晶圓的作用是作為3D堆疊芯片的襯底，工作組的目標是為薄化載體晶圓制定適于3DS-IC使用的新標準，該工作組由高通領(lǐng)銜。

　　除此之外，還有另外一個(gè)工作組也已經(jīng)在組建的過(guò)程中，該工作組將專(zhuān)注于“堆疊制程用單片晶圓技術(shù)”，該工作組將由應用材料公司領(lǐng)銜。

　　SEMI組織還透露本周早些時(shí)候3DS-IC標準委員會(huì )召開(kāi)了一次會(huì )議，會(huì )議的主題是開(kāi)始為3DS-IC用晶圓片制訂晶圓片參數等標準，有關(guān)的標準草案則將于明年早些時(shí)候出爐。

　　另外，去年Sematech組織還宣布建成了首個(gè)300mm規格3DIC試產(chǎn)產(chǎn)線(xiàn)，該產(chǎn)線(xiàn)建在紐約州立大學(xué)納米科學(xué)與工程學(xué)院下屬的奧爾巴尼納米技術(shù)研究中心內。參與Sematech 3D芯片堆疊技術(shù)項目的公司/單位有Globalfoundries,惠普, IBM, Intel,三星，臺積電，聯(lián)電以及紐約州立大學(xué)。

　　據Sematech高管Sitaram Arkalgud透露，該產(chǎn)線(xiàn)設立的主要目的是為Wide I/O產(chǎn)品研發(fā)出一套“參考工藝流程”，所用的TSV結構寬度為5微米，深度則為500微米。

　　席卷全球的3DIC熱潮：

　　另外一方面，去年由Sematech，SIA(Semiconductor Industry Association)以及SRC(Semiconductor Research Corp.)三大組織牽頭，啟動(dòng)了另外一項與3D芯片堆疊技術(shù)有關(guān)的研究項目，該項目的目標主要是為可應用于多種場(chǎng)合的異質(zhì)結構3D芯片互聯(lián)技術(shù)制定行業(yè)標準規范。目前加入這個(gè)項目的成員有ADI, Altera, LSI, 安森美和高通。

　　對3D芯片堆疊而言，晶圓鍵合技術(shù)所起到的作用非常關(guān)鍵。根據國際半導體技術(shù)路線(xiàn)圖(ITRS)的預計，2012年后應用的TSV穿硅互聯(lián)結構中的微過(guò)孔直徑將被控制在0.8-4.0微米之間。

　　美國Sematech組織在歐洲的對手IMEC也在積極研制與3D芯片堆疊有關(guān)的技術(shù)。本月早些時(shí)候，Cascade Microtech公司和IMEC宣布將就3DIC的測試方法研制項目進(jìn)行合作。兩家公司將在3D TSV技術(shù)所用的量測方法方面展開(kāi)緊密合作，并宣稱(chēng)將在3DIC用研發(fā)及產(chǎn)品測試標準制定領(lǐng)域走在全球前列。

　　另外，法國的CEA-Leti也已經(jīng)開(kāi)始啟動(dòng)基于300mm晶圓規格的3DIC試產(chǎn)項目。CEA-Leti與意法半導體之間合作密切，同時(shí)他們還計劃與另一家硅中間互連層的廠(chǎng)商 Shinko Electric Industries公司展開(kāi)合作。

　　亞洲方面，新加坡微電子所( Institute of Microelectronics (IME))最近也組建了一個(gè)與3D堆疊技術(shù)有關(guān)的聯(lián)盟組織，臺灣工研院(ITRI)也組建了一個(gè)類(lèi)似的聯(lián)盟組織，其成員數達到了22家公司，包括聯(lián)電，思科，日月光等。

　　去年，爾必達，力成科技及聯(lián)電三家公司還宣布將合作開(kāi)展基于28nm節點(diǎn)制程的3D芯片堆疊技術(shù)的研發(fā)。

　　最后，賽靈思則在去年宣布推出可將多塊FPGA核心通過(guò)3D堆疊技術(shù)集成在單片封裝中的技術(shù)，并將把這種技術(shù)應用在其28nm制程7系列FPGA產(chǎn)品上。有關(guān)的產(chǎn)品定于今年下半年上市。

　　另：

　　蘋(píng)果A4/A5處理器雖然也使用了類(lèi)似3D芯片堆疊的技術(shù)，但并沒(méi)有使用TSV和Interposer結構，而是采用如上圖所示的結構，直接通過(guò)Microbump實(shí)現內存芯片與邏輯芯片的互聯(lián)。