基于通道控制的雙余度DSP設計與實(shí)現

　　雙余度DSP模塊硬件設計

　　雙余度DSP模塊是本設計的重點(diǎn)，其硬件原理如圖2的雙余度DSP模塊。它由雙DSP核及通道控制邏輯兩部分組成。其中DSP1為主CPU，DSP2為輔CPU。當系統上電啟動(dòng)后主CPU通過(guò)I/O口通知輔CPU進(jìn)行自檢并采集其自檢信息，同時(shí)當主CPU的EEPROM內容發(fā)生改變時(shí)，主CPU通過(guò)CAN總線(xiàn)發(fā)送相應的數據給輔CPU以更新輔CPU的EEPROM內容，如圖3所示。圖中CAN收發(fā)器為兩個(gè)對連的CAN總線(xiàn)收發(fā)器，負責實(shí)現雙機間系統即時(shí)信息的傳送，并存儲于各自對應的EEPROM中，供維護和查詢(xún)。

　　通道控制邏輯決定著(zhù)整個(gè)系統的當前工作CPU，即當其中一個(gè)CPU被認為有故障時(shí)，通道控制邏輯將主動(dòng)或是被動(dòng)地切換到系統認為沒(méi)有故障的CPU，或決定由其中的一個(gè)CPU強制工作。通道控制邏輯的硬件原理如圖4所示。所謂的主動(dòng)切換是指當主DSP通個(gè)自檢發(fā)現自身有故障(包括其對應的通道故障)，而其程序能正常工作的情況下，由其程序產(chǎn)生的通過(guò)控制I/O口的邏輯電平而產(chǎn)生的通道切換。被動(dòng)切換是指非DSP自檢的因素產(chǎn)生，而是由于通道控制邏輯本身硬件故障引起的通道意外切換。通道控制邏輯硬件由門(mén)電路組成，能有效地防止雙機的搶權問(wèn)題。同時(shí)控制邏輯返回給兩個(gè)DSP一個(gè)“CTL_BACK”狀態(tài)回讀信號，用于判斷當前的通道情況。

　　主DSP通過(guò)控制輸入端口的邏輯狀態(tài)來(lái)使能相應的通道，只有當兩個(gè)控制端同時(shí)有效時(shí)選通主通道，此時(shí)主DSP工作。其他任何狀態(tài)都將打開(kāi)輔通道?？梢杂行П苊庥捎谥骺谼SP I/O口失效而產(chǎn)生不能切換的后果。同時(shí)主DSP不斷檢測“CTL_BACK”狀態(tài)回讀信號的狀態(tài)，否則將產(chǎn)生被動(dòng)切換，說(shuō)明通道控制邏輯硬件故障。輔DSP上電后不斷檢測“CTL_BACK”狀態(tài)回讀信號，若檢測到為有效，則說(shuō)明通道已經(jīng)切換到了輔通道，輔DSP開(kāi)始工作。