新思科技針對臺積電3納米制程 運用廣泛IP產(chǎn)品組合加速先進(jìn)芯片設計

新思科技針對臺積電的N3E制程，利用廣泛的界面IP產(chǎn)品組合，推動(dòng)先進(jìn)芯片設計全新潮流。橫跨最為廣泛使用的協(xié)定，新思科技IP產(chǎn)品組合在多個(gè)產(chǎn)品線(xiàn)的矽晶設計，提供領(lǐng)先業(yè)界的功耗、效能與面積（PPA）以及低延遲。供臺積電N3E節點(diǎn)使用的新思科技IP，具備與臺積電N3P制程快速整合的能力，可以讓芯片設計人員加速他們的人工智能（AI）、高效能運算（HPC）與移動(dòng)通訊產(chǎn)品設計的開(kāi)發(fā)流程。

新思科技行銷(xiāo)暨IP策略資深副總裁John Koeter表示，新思科技提供范圍極廣的高品質(zhì)IP產(chǎn)品組合，可以協(xié)助設計人員達成他們的設計目標，并以較低的風(fēng)險快速將所需的IP整合進(jìn)入他們的設計中。供臺積電3納米制程使用的新思科技IP，已經(jīng)獲得數十家的領(lǐng)先企業(yè)采用，以加速他們的開(kāi)發(fā)作業(yè)、快速達成矽晶設計，并縮短產(chǎn)品上市的時(shí)程。

臺積電設計建構管理處負責人Dan Kochpatcharin表示，與新思科技的長(cháng)年合作，讓共同的客戶(hù)可以受益于已在臺積電先進(jìn)制程技術(shù)上獲得驗證的廣泛IP產(chǎn)品組合。針對臺積電N3E制程已成功完成矽晶設計的新思科技IP，凸顯雙方共同努力，協(xié)助設計人員因應系統單芯片（SoC）設計上最嚴格的PPA與延遲的要求，并加速下一代AI、HPC和移動(dòng)通訊應用的芯片創(chuàng )新研發(fā)。