為chiplet鋪平道路

封裝行業(yè)正在將chiplet的應用范圍擴大到少數芯片供應商之外，為下一代3D芯片設計和封裝奠定了基礎。新的chiplet標準和應用確定基于chiplet的設計可行性的成本分析工具是兩個(gè)新的重要組成部分。與其他努力一起，我們的目標是推動(dòng)chiplet模型向前發(fā)展，盡管該技術(shù)仍存在挑戰和差距。

使用這種方法，封裝廠(chǎng)可以在庫中具有不同功能和過(guò)程節點(diǎn)的模塊化模具或chiplet的菜單。然后，芯片客戶(hù)可以選擇這些chiplet中的任何一種，并將它們組裝在高級封裝中，從而形成一種新的復雜芯片設計，作為系統芯片（SoC）的替代方案。Intel、AMD和Marvell等公司已經(jīng)證明這種chiplet模型是可行的，這些公司設計自己的chiplet和互連?，F在，業(yè)界其他人都在探索chiplet，這主要是因為對許多人來(lái)說(shuō)，擴展變得太困難，成本太高，而且移動(dòng)到新節點(diǎn)的功率和性能優(yōu)勢正在縮小。高級封裝為在不同技術(shù)節點(diǎn)組合芯片提供了一種經(jīng)濟高效的方法，而chiplet則為增加互連RC延遲提供了解決方案。他們還承諾更快地開(kāi)發(fā)復雜芯片，并且可以針對特定市場(chǎng)和應用進(jìn)行定制。

傳統上，為了開(kāi)發(fā)復雜的IC產(chǎn)品，供應商設計了一種在同一個(gè)芯片上集成所有功能的芯片。在隨后的每一代中，每個(gè)芯片的功能數量都急劇增加。在最新的節點(diǎn)（7nm和5nm）上，成本和復雜性急劇上升。（節點(diǎn)是指特定的流程及其設計規則）谷歌高級技術(shù)開(kāi)發(fā)工程師穆達西爾·艾哈邁德（Mudasir Ahmad）在最近的一次演講中表示：“設計新硅節點(diǎn)的成本正在上升，只是給你一個(gè)衡量標準，現在制作5nm芯片的成本與制作10nm和7nm芯片的成本之和差不多，它非常昂貴?！?/span>

雖然傳統方法仍然是新設計的一種選擇，但chiplet為客戶(hù)提供了另一種解決方案，但像任何新技術(shù)一樣，chiplet集成并不簡(jiǎn)單。目前，基于chiplet的設計只用于高端產(chǎn)品，而不是日常設計。即便如此，提出一個(gè)基于chiplet的模型也需要幾個(gè)部分。只有少數幾家大公司具備所需的內部專(zhuān)業(yè)知識和能力，其中大部分是專(zhuān)有的。

這將基于chiplet方法的采用限制在少數幾個(gè)方面，但現在，正在努力使基于chiplet的設計更易于使用。這些努力包括：

•       l ASE、AMD、Arm、谷歌、英特爾、Meta、微軟、高通、三星和TSMC組成了一個(gè)新的chiplet聯(lián)盟。該小組發(fā)布了一項新的開(kāi)放式芯片間互連規范，使chiplet能夠在封裝中相互通信。

•   l 開(kāi)放領(lǐng)域特定體系結構（ODSA）子項目正在對類(lèi)似的技術(shù)進(jìn)行最后的潤色。ODSA還剛剛發(fā)布了一個(gè)新的成本分析工具，該工具有助于確定基于chiplet的設計是否可行。

•   l 多家封裝公司正在開(kāi)發(fā)制造技術(shù)，以將基于chiplet的設計投入生產(chǎn)。

• 
  

chiplet具有挑戰性

通常，要開(kāi)發(fā)基于chiplet的設計，第一步是定義產(chǎn)品。然后，擬議基于chiplet的設計需要幾個(gè)部分，例如產(chǎn)品架構、已知良好芯片KGD和芯片間互連。它還需要一個(gè)健全的制造戰略。KGD是設計中使用的模具或chiplet。芯片間互連允許chiplet在設計中相互通信。通過(guò)開(kāi)發(fā)或采購這些部件，至少在紙面上，芯片客戶(hù)可以開(kāi)發(fā)基于chiplet的設計。但最大的問(wèn)題是，這種設計是可行的還是具有成本效益的。這可能是一個(gè)主要的絆腳石，阻止厭惡風(fēng)險的芯片客戶(hù)考慮使用chiplet，為了幫助客戶(hù)，ODSA發(fā)布了一個(gè)成本分析軟件工具，其中包括開(kāi)發(fā)基于chiplet的設計所涉及的所有可能組件和成本的電子表格。

谷歌的艾哈邁德說(shuō)：“沒(méi)有通用規則規定你應該一直使用chiplet，或者不應該。這取決于具體的應用程序，我們需要一個(gè)可用于每個(gè)應用程序的模型來(lái)提供反饋，通過(guò)電子表格，芯片客戶(hù)可以使用通用框架將數據輸入其中。然后他們可以嘗試了解為特定應用程序制作chiplet是否有意義?！背杀静皇俏ㄒ坏囊蛩?。工程師還必須關(guān)注chiplet的挑戰。據艾哈邁德稱(chēng)，以下是其中的一些挑戰：

l報廢成本：如果一個(gè)chiplet在一個(gè)或多個(gè)最終設計中失敗，設備可能會(huì )報廢，這會(huì )增加報廢成本。

l測試：為了最大限度地減少廢料損失，設計需要更多的測試覆蓋率。

l產(chǎn)量：包的復雜性可能會(huì )影響總體產(chǎn)量。

l性能：將信號從一個(gè)模具移動(dòng)到另一個(gè)模具可能會(huì )降低產(chǎn)品的性能。

商業(yè)模式是另一個(gè)挑戰?！叭绻胁煌墓烫峁┎煌牧慵?，而您將它們全部打包，誰(shuí)負責什么？誰(shuí)對故障負責？”艾哈邁德問(wèn)道。

架構、KGD、互連

成本和技術(shù)挑戰只是chiplet等式的一部分，客戶(hù)還必須定義產(chǎn)品并為設計選擇架構，這里有很多選擇?？蛻?hù)可以將模具集成到現有的高級軟件包或新體系結構中，扇出是一種選擇。在扇出封裝的一個(gè)示例中，DRAM芯片堆疊在封裝中的邏輯芯片上，在高端系統中使用2.5D是另一種選擇；在2.5D中，模具堆疊在插入器上，或側對側連接。插入器集成了硅通孔（TSV），它提供了從模具到電路板的電氣連接。在一個(gè)示例中，ASIC和高帶寬存儲器（HBM）并排放置在插入器上，HBM是DRAM內存堆棧。

另一種選擇是將芯片集成到新的3D架構中，例如，Intel正在開(kāi)發(fā)一種GPU體系結構，代號為Ponte Vecchio，該設備在一個(gè)封裝中的五個(gè)不同流程節點(diǎn)上集成了47個(gè)瓷磚或芯片。

圖1 高性能計算封裝的不同選擇，基于插入器的2.5D與扇出式基板芯片（FOCoS）。來(lái)源：ASE

圖2 更多2.5D封裝、高密度扇出（HDFO）、橋接封裝和芯片的示例。資料來(lái)源：Amkor

任何基于chiplet的架構都需要已知良好的芯片，即符合給定規范的芯片，如果沒(méi)有KGD，包裝可能會(huì )出現產(chǎn)量低或在現場(chǎng)出現故障。ASE工程技術(shù)營(yíng)銷(xiāo)總監曹麗紅（Lihong Cao）在最近的一次活動(dòng)中表示：“我們收到裸模，并將其放入包裝中，以交付具有功能的產(chǎn)品，關(guān)于KGD，我們希望對其進(jìn)行全面測試，并具有良好的功能。我們希望它達到100%?！?/span>

這不是唯一的挑戰。在一個(gè)封裝中，一些模具堆疊在一起，而其他模具則存放在其他地方。因此，您需要一種使用芯片間互連將一個(gè)芯片連接到另一個(gè)芯片的方法。如今的類(lèi)似芯片的設計使用專(zhuān)有互連連接芯片，這限制了該技術(shù)的采用。QP Technologies母公司Promex總裁兼首席執行官理查德·奧特（RichardOtte）表示：“chiplet成為新IP的最大障礙是標準化，必須在chiplet之間建立標準/通用通信接口，這樣才能在多個(gè)包裝提供商之間實(shí)現?！?/span>

好消息是，一些組織正在為chiplet制定開(kāi)放式芯片間互連標準，目前有幾種相互競爭的技術(shù)，目前尚不清楚哪種技術(shù)會(huì )獲勝，或者如何將它們結合起來(lái)ODSA正在準備一種稱(chēng)為線(xiàn)束（BoW）的芯片間互連技術(shù)。其他芯片到芯片技術(shù)包括高級接口總線(xiàn)（AIB）、CEI-112G-XSR和Open HBI。在最新的努力中，Intel、Samsung、TSMC和其他公司支持的一個(gè)新芯片聯(lián)盟發(fā)布了UCIe，該規范涵蓋了芯片間I/O物理層、芯片間協(xié)議和軟件堆棧。

上述所有規范都定義了封裝中chiplet之間的標準互連，但它們都是不同的。ASE的Cao表示：“UCIe和BoW都是開(kāi)放規范，它們定義了封裝中chiplet之間的互連，并實(shí)現了開(kāi)放的chiplet生態(tài)系統，但它們與如何定義層和以不同方式優(yōu)化應用程序不同?！?。

事實(shí)證明，沒(méi)有一種互連技術(shù)能夠滿(mǎn)足所有需求。工程師將選擇滿(mǎn)足給定應用要求的選項。JCET首席技術(shù)官Choon Lee表示：“不同標準之間存在重疊子集，因此，堅持一個(gè)標準可能沒(méi)有什么意義，一般來(lái)說(shuō)，chiplet的功能塊是由設備制造商定義的，他們知道如何優(yōu)化芯片之間的互連?！?/span>

chiplet堆疊/粘合選項

一旦定義了chiplet體系結構、KGD和互連，下一步就是確定將產(chǎn)品投入生產(chǎn)，是否像以前一樣，封裝或類(lèi)似chiplet的設計可以在鑄造廠(chǎng)、內存制造商或OSAT制造和組裝。一些（但并非所有）鑄造廠(chǎng)和內存制造商都有自己的內部封裝組裝業(yè)務(wù)，每個(gè)供應商都有不同的能力。每個(gè)公司都在開(kāi)發(fā)一種或多種不同的方法，將不同的chiplet組裝、堆疊和粘合在一起。先進(jìn)的鍵合技術(shù)包括熱壓、激光輔助和銅混合鍵合，熱壓鍵合（TCB）和激光輔助鍵合（LAB）都利用了帶有銅微泵的傳統倒裝芯片工藝。在此過(guò)程中，在芯片上形成銅凸點(diǎn)，然后使用倒裝芯片鍵合器、LAB或TCB將器件鍵合到另一個(gè)結構上。相比之下，銅混合鍵合使用銅互連而不是傳統的凸點(diǎn)來(lái)堆疊和連接芯片。傳統的倒裝芯片工藝用于制作多種封裝類(lèi)型。其中一種稱(chēng)為球柵陣列（BGA），用于多種芯片應用。為了制作BGA封裝，該過(guò)程從在晶圓廠(chǎng)的晶圓上制造芯片開(kāi)始。然后，在晶圓的一側形成基于焊料的微小銅凸點(diǎn)，這些凸點(diǎn)由一根帶有薄鎳擴散屏障的銅柱和一個(gè)錫銀焊料帽組成，銅凸塊將一個(gè)模具連接到另一個(gè)模具或封裝中的基板，這些突起在不同的結構之間提供了小而快速的電氣連接，制作銅凸點(diǎn)是一個(gè)眾所周知的過(guò)程。

圖3 微泵工藝流程。資料來(lái)源：John Lau，Unimicron

一旦在晶圓上形成凸起，芯片就被切成丁。然后，該設備進(jìn)行傳統的倒裝芯片工藝。首先，將模具放置在倒裝芯片鍵合機中。通常，倒裝芯片鍵合機用于以300μm到50μm的凹凸間距堆疊和鍵合模具。今天的凹凸間距可擴展到40μm及以下。（節距是指模具上相鄰凸塊之間的間距。）（K&S）首席技術(shù)官鮑勃·奇拉克（BobChylak）表示：“很多倒裝芯片設備都不需要精確的定位?！钡寡b芯片粘合機將芯片取出，將錫球浸入助焊劑中，然后將其放置在PCB上，此過(guò)程重復數次。最后，在PCB上放置幾個(gè)模具，有時(shí)稱(chēng)為模具基板。然后，它會(huì )經(jīng)歷大規?；亓鬟^(guò)程。Chylak說(shuō)：“PCB經(jīng)過(guò)回流爐，回流爐熔化焊料，然后使其固化?！痹诨亓骱高^(guò)程之后，PCB上的模具將經(jīng)歷一個(gè)清潔步驟，然后，系統在PCB上的每個(gè)凸模上注入模具化合物。中山大學(xué)研究員萬(wàn)春創(chuàng )在一篇論文中說(shuō)：“（這會(huì )密封）所有組件，保護設備內部的模具和凸起?！比缓?，將較大的C4焊球植入基板PCB基板下方，最后，將PCB上的芯片切塊，創(chuàng )建單個(gè)BGA封裝，每個(gè)單元內都有芯片。

行業(yè)需要一種不同的解決方案，用于使用最先進(jìn)的銅微泵的高級封裝，涉及40μm螺距和更緊密的間距。但在這些球場(chǎng)上使用傳統倒裝芯片鍵合機是一個(gè)挑戰，對于更細的間距，一些封裝廠(chǎng)使用TCB在40μm到10μm的凹凸間距下進(jìn)行芯片堆疊和鍵合應用，通常，TCB用于2.5D/3D封裝的芯片堆疊和鍵合。

圖4 2.5D/3D系統架構。銅微泵連接中介層和基模。資料來(lái)源：Rambus

在TCB工藝中，使用傳統的凸點(diǎn)工藝在模具上形成微小的銅凸點(diǎn)，不過(guò)，在這種情況下，凹凸越小，音調越細。然后，與傳統的倒裝芯片鍵合機不同，封裝廠(chǎng)使用TCB工具。K&S’Chylak說(shuō)：“熱壓鍵合機沒(méi)有加熱整個(gè)電路板及其上的所有芯片，而是抓住芯片，像普通倒裝芯片一樣將其浸入焊劑中，然后將其放置在PCB上，焊接頭上有一個(gè)加熱器。它加熱到焊料的熔點(diǎn)后，將芯片固定到位，然后它冷卻下來(lái)，焊料凝固?！?/span>

同時(shí)在實(shí)驗室工藝中，使用傳統的凸點(diǎn)工藝在模具上形成微小的銅凸點(diǎn)，然后，將凸模和基板放置在實(shí)驗室工具中，該系統利用激光產(chǎn)生的熱量將模具對準并粘合到基板上，（實(shí)驗室設備）具有紅外激光源（980nm波長(cháng)）和光學(xué)系統（均化器）這可以產(chǎn)生一束銳利且均勻的激光束，能夠以極高的爬升速度選擇性地加熱目標區域。JCET的高級研發(fā)工程師瓦格諾·阿爾維斯·布拉甘卡在一篇論文中說(shuō)：“實(shí)驗室過(guò)程的加熱機制是基于一種材料對光子能量的吸收，以及這種能量隨后向原子的耗散?！逼渌藢@項工作作出了貢獻。

在實(shí)驗室系統中，鍵合過(guò)程在不到一秒鐘的時(shí)間內發(fā)生，熱應力很低。LAB比TCB快，但它需要特定供應商提供的專(zhuān)用設備。Amkor和JCET正在開(kāi)發(fā)實(shí)驗室，該技術(shù)自2019年左右開(kāi)始生產(chǎn)。JCET的Lee說(shuō)：“該實(shí)驗室一直在生產(chǎn)高性能計算應用程序，在這些應用程序中，由于翹曲或殘余應力導致的凹凸不濕或開(kāi)裂可能是至關(guān)重要的?！?/span>OSAT希望將實(shí)驗室的間距提高到10μm左右。Amkor高級封裝開(kāi)發(fā)和集成副總裁邁克爾·凱利（MichaelKelly）表示：“我們已經(jīng)使用無(wú)鉛銅凸點(diǎn)和激光輔助鍵合方法演示了低至10μm的間距，我們的產(chǎn)品在20μm間距領(lǐng)域獲得了資格，這些都是晶片上的，大部分是專(zhuān)用傳感器?！?/span>

混合鍵合

TCB和LAB都擴展到10μm的凹凸間距。除此之外，該行業(yè)還需要一種新的解決方案，即銅混合鍵合。這里的想法是使用細間距銅連接直接堆疊和連接模具，而不是傳統的微型泵。銅混合鍵合并不新鮮。2005年，Ziptronix推出了一種稱(chēng)為低溫直接鍵合互連（DBI）的技術(shù)，被認為是銅混合鍵合的第一種版本。2015年，索尼授權DBI，并為其CMOS圖像傳感器線(xiàn)實(shí)施該技術(shù)。其他圖像傳感器供應商也許可使用DBI。

對于CMOS圖像傳感器，供應商遵循晶圓到晶圓混合鍵合工藝流程。首先，在一個(gè)晶圓廠(chǎng)中加工兩個(gè)不同的晶圓。第一塊晶圓由多個(gè)處理器芯片組成，第二晶圓由多個(gè)像素陣列芯片組成，目標是將每個(gè)像素陣列芯片堆疊在每個(gè)處理器芯片的頂部。為此，將兩個(gè)晶圓插入晶圓鍵合機，鍵合機對齊每個(gè)芯片，并使用兩步鍵合工藝將其連接起來(lái)，首先，它形成介電-介電鍵，然后是金屬-金屬連接，最后，將晶圓上的芯片切成小片并封裝，形成圖像傳感器。索尼和OmniVision使用Xperi的DBI工藝，分別以3.1μm和3.9μm間距生產(chǎn)CMOS圖像傳感器?，F在，業(yè)界正在開(kāi)發(fā)用于3D芯片和封裝應用的銅混合鍵合。AMD、Graphcore和YMTC已經(jīng)宣布了使用不同供應商提供的混合鍵合的產(chǎn)品。其他人正在研發(fā)封裝中，混合鍵合用于晶圓到晶圓和芯片到晶圓的鍵合。在芯片到晶圓中，兩個(gè)帶芯片的晶圓在晶圓廠(chǎng)中加工，然后，將第一晶圓上的芯片切成小塊，并使用混合鍵合將其鍵合到第二晶圓。

圖5 Xperi的芯片到晶圓混合鍵合流程。來(lái)源：Xperi

芯片到晶圓為封裝客戶(hù)提供了更多的選擇，但這是一個(gè)具有挑戰性的過(guò)程。Xperi產(chǎn)品營(yíng)銷(xiāo)副總裁Abul Nuruzzaman表示：“CMOS圖像傳感器采用晶圓對晶圓混合鍵合形成，鍵合芯片具有相似的封裝面積，兩種晶圓都具有足夠高的產(chǎn)量，并且具有成熟的硅供應鏈和工藝，在2.5D或3D高級封裝中，有時(shí)需要一種芯片到晶圓的鍵合技術(shù)，它還需要KGD、不同的芯片尺寸以及來(lái)自不同技術(shù)節點(diǎn)或晶圓尺寸的芯片，切割、芯片處理和組裝必須與混合鍵合工藝兼容，而混合鍵合工藝對該行業(yè)來(lái)說(shuō)相對較新?！?/span>

除了Xperi，Imec、Intel、Leti、Micron、Samsung和TSMC也在開(kāi)發(fā)銅混合鍵合工藝，所有銅混合鍵合工藝都相似。首先，在一個(gè)晶圓廠(chǎng)的兩個(gè)晶圓上處理所需的芯片設計，然后，每個(gè)晶圓都在晶圓廠(chǎng)中進(jìn)行一次大馬士革工藝。為此，在晶圓的一側沉積電介質(zhì)材料。在這些材料上，為晶圓上的每個(gè)芯片刻制和蝕刻微小的過(guò)孔，然后將銅材料沉積在晶圓上。然后，化學(xué)機械拋光（CMP）工具拋光表面，剩下的是每個(gè)芯片的微小通孔中的銅金屬化材料。裸露的銅過(guò)孔代表焊盤(pán)，晶圓的表面必須完好無(wú)損。因此，CMP后，使用計量工具檢查表面拓撲是否存在缺陷。然后，將芯片切成小片放在一個(gè)晶圓上。使用晶片粘合機，將模具堆疊并粘合到第二個(gè)晶片上。然后將最終粘合的芯片切成小片。

這是一個(gè)具有挑戰性的過(guò)程。在流動(dòng)過(guò)程中，不需要的顆粒和缺陷可能會(huì )出現在模具上，顆粒會(huì )導致粘結墊中出現空隙，即使一個(gè)100nm的粒子落在焊盤(pán)上，也會(huì )導致數百次連接失敗。

結論

迄今為止，只有少數供應商開(kāi)發(fā)和制造了基于chiplet的設計，為了更廣泛地采用這項技術(shù)，幾個(gè)關(guān)鍵的部分已經(jīng)到位，鑒于在高級節點(diǎn)開(kāi)發(fā)芯片的成本不斷上升，業(yè)界比以往任何時(shí)候都更需要這種chiplet模型。