半導體設備供應商，信不過(guò)？

來(lái)源：內容由半導體行業(yè)觀(guān)察（ID：icbank）編譯自semianalysis，謝謝。

據semianalysis報道，半導體資本設備公司聲稱(chēng)對未來(lái)有很高可視性。鑒于制造半導體的復雜性，人們會(huì )假設這些公司是工藝技術(shù)和晶圓廠(chǎng)擴建的最終來(lái)源。今天我們要揭穿這個(gè)神話(huà)。

技術(shù)和工廠(chǎng)擴建經(jīng)濟學(xué)是您希望他們知道的細節，因為這是他們的工具直接使用和服務(wù)的地方，但他們不知道。今天我們將討論一些半導體公司缺少技術(shù)和經(jīng)濟細節（ economic details）的例子。我們將在本文中使用的示例來(lái)自 ASML、KLA 和 Tokyo Electron。

2018 年，就在半導體擴建和資本支出顯著(zhù)放緩之前，所有設備公司都非?？春梦磥?lái)的增長(cháng)。事實(shí)證明，他們對訂單可見(jiàn)性和未來(lái)增長(cháng)一無(wú)所知。因為隨后他們的訂單放緩了，Applied Materials 和 Lam Research 等股****下跌超過(guò) 40%。就像 2018 年一樣，現在一些設備公司的股****已經(jīng)從最高點(diǎn)下跌了 40% 以上，盡管這些公司繼續表示未來(lái)每股收益的巨大增長(cháng)。盡管這些公司聲稱(chēng)對未來(lái)需求具有最高的可視性，但市場(chǎng)正在押注這些公司無(wú)法像 2018 年一樣了解他們的訂單。

市場(chǎng)是正確的？還是您可以相信設備公司的未來(lái)需求？

semianalysis在文章中表示，其分析的第一個(gè)在技術(shù)細節上犯錯的半導體設備公司是ASML。他們指出，ASML 一直在夸大其光刻相對于其他類(lèi)型工具的資本支出份額。這是一張幻燈片，描述了與新建工廠(chǎng)相關(guān)的光刻資本支出強度。

他們表示，這是可驗證的錯誤。因為我們只需比較最大的半導體資本設備公司 ASML、應用材料、Lam Research、KLA、Tokyo Electron 和 ASM International 的收入即可得出結果。

ASML 在光刻步進(jìn)機中占有超過(guò) 95% 的份額。我們估計前端光刻工具在前端晶圓制造設備總銷(xiāo)售額中的份額約為 22%。大多數當前和未來(lái)的資本支出項目是邏輯或 DRAM，而不是 3D NAND，如下面我們分享的晶圓廠(chǎng)跟蹤電子表格所示。如果 ASML 光刻估計準確，其光刻工具的總支出份額將接近 30%，因為這是基于 ASML 數據的后沿邏輯與前沿邏輯與 DRAM 與 NAND 的資本支出混合平均值所需要的。

ASML 還得到了完全錯誤的各種工藝節點(diǎn)的密度數。例如，這張幻燈片是在他們的投資者日、2022 SPIE 光刻和圖案化以及其他一些最近的會(huì )議上展示的。

16nm、10nm 和 7nm 的歷史密度數據與臺積電工藝節點(diǎn)一致。但無(wú)論您使用臺積電 N5、三星 4nm 還是英特爾未發(fā)布的 4nm，5nm 的數據都太激進(jìn)了。

TSMC 5 的晶體管數量為每平方毫米1.376 億個(gè)。此外，ASML 提供的 3nm 和 2nm 估計也遠不準確。TSMC N3 將接近~200 MTr/mm2，而不是如圖所示的 300 MTr/mm2。根據臺積電，臺積電 N2 在最大邏輯密度上的密度最多比 N3 高 20%。盡管如此，ASML 對未來(lái)節點(diǎn)的數據以及自 2020 年以來(lái) 2 年前出貨的節點(diǎn)的數據都是錯誤的。這張幻燈片與 IMEC、英特爾、三星或臺積電關(guān)于密度的任何聲明都不一致。

ASML 也一直在夸大其光刻工具的吞吐量。這是因為它們歪曲了劑量 （dose） （想想 EUV 工具暴露硅片所花費的時(shí)間）。他們的說(shuō)法通常假設劑量為 20mj/cm2，但晶圓廠(chǎng)往往使用更高。事實(shí)上，我們聽(tīng)說(shuō)三星在生產(chǎn)中甚至使用了高達 60mj/cm2的劑量，大多數研究論文也同樣使用了這么高的劑量。這種劑量水平將導致低得多的吞吐量數據。

在我們看來(lái)，KLA 在技術(shù)上的表達也不準確。為了讓您體驗一下，他們在最近的投資者日聲稱(chēng)每個(gè)工藝節點(diǎn)的每個(gè)晶體管縮放成本、體積和設計數量。

首先說(shuō)一下成本。KLA 聲稱(chēng)，從 2004 年到 2010 年，每個(gè)晶體管的成本每年下降 22%。他們說(shuō)，這種成本下降從 20nm 到 10nm 暫停了，從那時(shí)起，該行業(yè)恢復了規?；?，每個(gè)晶體管的成本下降了 23%。我們可以輕易從他們的圖表中跳出錯誤，說(shuō)明 16nm 如何降低每個(gè)晶體管的成本，或者 7nm+ 是如何僅由單個(gè)華為芯片和單個(gè)加密貨幣挖掘 ASIC 提供的，但我們把它排除在外。

相反，讓我們關(guān)注最近歷史上每個(gè)晶體管成本的核心主張。我們將使用 Apple 芯片進(jìn)行芯片密度和成本估算，因為它們是體積最大的芯片，最先引入新工藝技術(shù)，并在每個(gè)節點(diǎn)上實(shí)現最高密度。2017年，蘋(píng)果發(fā)布了搭載臺積電N10節點(diǎn)的A11 SoC。去年，Apple 發(fā)布了帶有 N5P 節點(diǎn)的 A15。如果 KLA 的說(shuō)法屬實(shí)，我們會(huì )看到每片晶圓的成本如下。

這意味著(zhù)蘋(píng)果在 N5P 上的晶圓成本將遠低于 10,000 美金。但我認為所有人都會(huì )同意 N5P 成本遠高于 KLA 所暗示的數字。此外，臺積電的 5nm 級節點(diǎn)仍然是今年最先進(jìn)的節點(diǎn)。他們收到了一些價(jià)格上漲。每個(gè)晶體管的成本肯定下降了，但速度很慢。

KLA 甚至在稍后的演示中不同意自己的觀(guān)點(diǎn)。他們特別聲稱(chēng)半導體資本密集度在增加。

在同一個(gè)演示文稿中，KLA 在引入工藝節點(diǎn) 3 年后對設計開(kāi)始和每月晶圓也有一些不太正確的描述，這些數據也是可驗證的。

10nm 對臺積電和三星來(lái)說(shuō)都是短暫的節點(diǎn)。它于 2017 年在 iPhone 等大批量消費應用中出貨。KLA 聲稱(chēng) 10nm 在推出 3 年后與 16nm 的市場(chǎng)一樣大。但是按照臺積電自己的說(shuō)法，引入3年后的10nm基本上是不存在的。隨著(zhù)產(chǎn)能轉換為（非 EUV）7nm，臺積電 10nm 營(yíng)收貢獻迅速下降。10nm 的少數領(lǐng)先移動(dòng)客戶(hù)在一年后轉向 7nm 的旗艦 SoC。

鑒于 16nm 是一個(gè)長(cháng)期節點(diǎn)，而 10nm 基本上只用于少數移動(dòng) SoC，很明顯 16nm 比 10nm 贏(yíng)得了更多的設計勝利（design win）。我真的不明白 KLA 怎么會(huì )弄得這么錯。

最后一個(gè)例子是東京電子。我們喜歡 Tokyo Electron 的演示文稿，因為它們通常會(huì )分享最具技術(shù)性的細節。他們也碰巧得到了最正確的技術(shù)細節。有趣的是，他們碰巧弄錯了這個(gè)行業(yè)級別的財務(wù)細節。這可能是因為它們在財務(wù)方面的優(yōu)化程度較低。例如，它們在自由現金流轉換率方面落后于 Lam Research 和 Applied Materials。也許他們最近披露的缺陷是由于文化差異造成的。

在這張幻燈片上，沒(méi)有軸，但可以比較數字的大小。雖然我們不同意確切的數字，但一般來(lái)說(shuō)，DRAM 和 NAND 在方向上是正確的。資本支出幾乎與 DRAM 的密度一樣多，這導致 DRAM 的每比特成本不溫不火地下降。資本支出的增長(cháng)遠低于 NAND 的密度增長(cháng)，這導致 NAND 的每比特成本下降得更快。

我們不同意這張幻燈片的方面是有關(guān)邏輯的增長(cháng)幅度。最奇怪的是，臺積電宣布他們打算在新竹 Fab 20 和臺南 Fab 18 的多個(gè)階段的 gigafabs (100k WSPM) 上花費多少。半導體資本密集度上升。即使它是平的，從 7nm 到 5nm 到 3nm 的晶圓成本也得到了很好的反映。這意味著(zhù)構建下一代技術(shù) gigafab 的成本比他們描述的要高得多。

有人可能會(huì )爭辯說(shuō)你應該考慮臺積電的利潤率擴張，但這僅僅意味著(zhù)構建下一個(gè)節點(diǎn)的 gigafab 的成本會(huì )更大。由于每個(gè)晶圓的成本主要由工具的總成本和與之相關(guān)的折舊組成，因此下一個(gè)節點(diǎn)所需的資本設備顯然顯著(zhù)增加。與工具成本相比，電力、這些工具使用的化學(xué)品和原材料等消耗品以及人力資本都非常低。從 5nm 到 3nm 的工藝步驟數量增加了約 35% 至約 45%。這是所需工具數量的大幅增加。

簡(jiǎn)而言之，東京電子低估了未來(lái)工藝節點(diǎn)的資本密集度增加。不過(guò)，也許他們只是保守。