AI比人類(lèi)更懂芯片設計？

造出“超級巨芯”，六小時(shí)完成人類(lèi)數月工作，AI重新定義芯片設計

 編譯 | 姚勇喆 

優(yōu)化功耗、性能和面積（PPA）一直是芯片設計中的三個(gè)重要目標。但即使是最好的設備和經(jīng)驗最豐富的工程團隊也無(wú)法保證優(yōu)化結果的穩定性。

優(yōu)化PPA的過(guò)程正受到越來(lái)越多因素的制約：應用、IP和其他組件的可用性不同，工程師對不同工具和方法的熟悉程度也不盡相同。例如，同樣的設計目標既可以用更大的處理器實(shí)現更高性能，也可以用更小、更專(zhuān)業(yè)的處理元件更緊密的結合軟件來(lái)實(shí)現。因此，即使在相同領(lǐng)域和相同的功率設計目標下，也會(huì )有許多不同的方法可以實(shí)現相同的目標。并且方案優(yōu)劣的評價(jià)標準也是因領(lǐng)域和供應商的具體需求而異的。

另外，由于對芯片安全性的需求不斷增加，優(yōu)化過(guò)程變得愈加復雜。根據設備使用場(chǎng)景的重要性，其安全需求也各不相同。安全級別的高低會(huì )影響芯片功率和性能的設計，進(jìn)一步影響IC制造成本、上市時(shí)間、交貨時(shí)間和供應商的競爭力。

為了縷清這些因素，EDA供應商開(kāi)始尋求人工智能和機器學(xué)習技術(shù)的幫助。芯片供應商們正致力于將各種AI功能集成到工具流中。根據麻省理工學(xué)院和德克薩斯大學(xué)奧斯汀分校的研究人員的論文，迄今為止該領(lǐng)域研究成果喜人。研究人員表示，使用了深度強化學(xué)習算法的設備在某些任務(wù)上的表現已經(jīng)超過(guò)了人類(lèi)。

在六個(gè)小時(shí)的實(shí)驗中，研究人員通過(guò)對比使用強化學(xué)習的圖卷積神經(jīng)網(wǎng)絡(luò )方法、傳統的黑盒優(yōu)化方法（貝葉斯優(yōu)化、進(jìn)化算法）、隨機搜索方法、具有五年經(jīng)驗的設計師這四者的成果得到結論：帶有遷移學(xué)習的強化學(xué)習方法可以取得更好的效果。換言之，基于人工智能的工具可以使晶體管設計更加高效。

如今，包括谷歌、英偉達、新思科技、Cadence、三星和西門(mén)子在內的許多公司都已經(jīng)有在芯片設計中使用人工智能的計劃，其中部分公司甚至已經(jīng)在生產(chǎn)中進(jìn)行這種嘗試。

人工智能如何改變芯片設計格局？

—

直到今天，人們在設計芯片的過(guò)程中仍然在使用各種設計工具進(jìn)行電路、邏輯門(mén)、布線(xiàn)、布局的仿真和驗證。這么做是為了最大限度的減少可能的錯誤并且節約時(shí)間和成本，但這個(gè)過(guò)程相當乏味且耗時(shí)。

設計芯片的流程有很多步驟：一般從確定芯片的規格和架構開(kāi)始，然后遵循上面流程圖中的各個(gè)步驟。在設計完成后，設計文件（GDS II）將會(huì )被發(fā)送給工廠(chǎng)。

當摩爾定律有效時(shí)，這個(gè)流程只需要根據實(shí)際情況進(jìn)行微調即可。但隨著(zhù)制程紅利正在消失，FinFET時(shí)代到來(lái)。由于先進(jìn)制程研發(fā)成本的增高，芯片制造商們不得不開(kāi)始尋找新的方法來(lái)實(shí)現PPA的優(yōu)化。這種新變化顯著(zhù)增加了芯片設計流程的復雜程度，并使得按期交付芯片愈加困難。

“設計一個(gè)28nm芯片的平均成本僅為4000萬(wàn)美元，”IBS首席執行官Handel Jones說(shuō)，“但現在設計一個(gè)7nm芯片的成本是2.17億美元，設計一個(gè)5nm芯片的成本則是4.16億美元，設計一個(gè)3nm芯片的成本甚至達到了5.9億美元?！?/strong>

 隨著(zhù)芯片的迭代，晶體管數量已經(jīng)從幾千個(gè)增加到了數十億個(gè)。這使得芯片上晶體管排布設計的異構性越來(lái)越高，并且它們通常都會(huì )采用某種先進(jìn)封裝工藝。與之前只需要考慮如何將更多的晶體管排列在同一空間不同，現在芯片設計中還需要考慮到功率密度、熱預算需求、各種類(lèi)型的機械和電氣應力、鄰近效應以及工作環(huán)境等復雜因素。這使得設計過(guò)程耗時(shí)大大增加，同時(shí)也堆高了設計成本。更糟糕的是，芯片制造商間的持續競爭迫使他們必須在更短時(shí)間內實(shí)現芯片的迭代，否則就會(huì )在競爭中處于劣勢。這導致了芯片制造商沒(méi)有試錯機會(huì )：一次設計失誤就代表著(zhù)巨額損失。

人工智能如何提高芯片開(kāi)發(fā)效率？

—

將人工智能引入到芯片設計的流程中有利于減少流程復雜性、減少錯誤并縮短開(kāi)發(fā)周期。

例如，在芯片設計中布線(xiàn)過(guò)程的90%已經(jīng)實(shí)現了自動(dòng)化，僅需要一位經(jīng)驗豐富的設計師完成最后10%的工作即可。人工智能的參與可以將這最后10%的時(shí)間進(jìn)一步縮短。

“這一切都是為了效率，”Rambus的研究員Steven Woo說(shuō)，“本質(zhì)上不論是人類(lèi)設計師還是人工智能，其目的都是為了實(shí)現芯片優(yōu)化，但人工智能顯然在這一過(guò)程中更有效率。我們會(huì )對算法模型進(jìn)行預訓練以讓其更好的工作。由于引入了強化學(xué)習算法，隨著(zhù)時(shí)間推移基于人工智能的設計工具會(huì )變得越來(lái)越強大。假以時(shí)日它將能夠向設計人員提供幾乎無(wú)錯誤的解決方案，這種方案優(yōu)化PPA的效率會(huì )比傳統方案要高得多。此外，同樣由于效率的原因，芯片之間數據交換的速度也非常重要，因為AI需要快速訪(fǎng)問(wèn)大量數據?！?/span>

許多人都支持Steven Woo的這一觀(guān)點(diǎn)。西門(mén)子IC設計部門(mén)工程總監約翰.史納比表示：“人工智能將使得芯片設計流程進(jìn)一步自動(dòng)化，尤其是在芯片布局的設計過(guò)程中。實(shí)踐已經(jīng)證明，在模擬電路中采用機器學(xué)習方案可以提高生產(chǎn)力。在布局設計上，AI可以用于生成FinFET節點(diǎn)中的最佳器件布局建議，以最大程度的減少互連寄生效應。當芯片設計涉及加速度計和陀螺儀等微機電系統時(shí)，AI能夠參與參數化的設計流程，以與人類(lèi)合作設計IC和MEMS器件。這將使得設計人員能夠更快完成MEMS、IC的軟硬件集成，使設計工作變得更加輕松?！?/span>

人工智能如何學(xué)習？

AI“智能”的基礎是它可以在短時(shí)間內進(jìn)行大量的識別和匹配工作，但遺憾的是AI并不能像人類(lèi)一樣“學(xué)習”知識。事實(shí)上，人工智能獲取知識的方式和人類(lèi)有著(zhù)本質(zhì)的不同。一般來(lái)講，在算法應用之前需要將包含了大量數據的訓練集或輸入到算法初始模型中進(jìn)行訓練。在經(jīng)過(guò)長(cháng)時(shí)間訓練之后，算法才能算得上擁有了“智能”。

（雷峰網(wǎng)(公眾號：雷峰網(wǎng))編者注：AI的“智能”來(lái)自于其在數據集中進(jìn)行大量嘗試和策略調整而得到的不同情況下的最優(yōu)解。在實(shí)際生產(chǎn)遇到的新場(chǎng)景中AI將這些最優(yōu)解策略與實(shí)際情況進(jìn)行匹配，從而得出相對實(shí)際場(chǎng)景最優(yōu)的答案。這里舉個(gè)例子來(lái)解釋人工智能學(xué)習和人類(lèi)學(xué)習過(guò)程的不同：人類(lèi)可以在課堂上記住“1+1=2”的結論，并將其應用到“一個(gè)蘋(píng)果旁邊擺上另一個(gè)蘋(píng)果”的場(chǎng)景中，從而得到“這里有兩個(gè)蘋(píng)果”的結論。而人工智能的學(xué)習過(guò)程則更像猩猩：通過(guò)兩次將單個(gè)蘋(píng)果擺在面前數出兩個(gè)蘋(píng)果，并將這一過(guò)程重復成千上萬(wàn)次。猩猩就可以在下一次面對“一個(gè)香蕉旁邊擺著(zhù)另一個(gè)香蕉”的場(chǎng)景時(shí)，得到“面前有兩個(gè)香蕉”的結論。）

此外，人工智能還可利用強化學(xué)習方法（RL）來(lái)指導訓練結果。RL是一種機器學(xué)習技術(shù)，可以為AI的學(xué)習過(guò)程加入獎懲機制。

在一個(gè)引入了獎懲機制模型的人工智能算法中，AI的學(xué)習總是從初始狀態(tài)開(kāi)始，并會(huì )輸出一些隨機結果。然后設計師會(huì )對該結果做出判斷，當該結果被接受時(shí)，將視為對模型進(jìn)行了“獎勵”，模型會(huì )繼續向著(zhù)這個(gè)趨勢進(jìn)行優(yōu)化。相反的，當該結果被設計師拒絕時(shí)，將視為對該模型的“懲罰”。模型會(huì )調整策略方向。無(wú)論是設計師拒絕還是接受該結果，算法模型都會(huì )進(jìn)入在調整后進(jìn)行下一次迭代，并輸出新的結果以讓設計師接受或拒絕。因此隨著(zhù)RL學(xué)習過(guò)程的持續進(jìn)行，人工智能算法將會(huì )變得越來(lái)越完善。

西門(mén)子工業(yè)軟件高級副總裁兼總經(jīng)理Ravi Subramanian為機器學(xué)習進(jìn)一步做了解釋?zhuān)骸皺C器學(xué)習是人工智能的一個(gè)子集，指的是機器無(wú)需外部編程實(shí)現自我進(jìn)化的過(guò)程。傳統設備的運行規則遵循計算機語(yǔ)言中if-then-else語(yǔ)句的‘二極管’邏輯和線(xiàn)性順序。但機器學(xué)習方法能夠使設備不斷從自身采集到的數據中獲得反饋，從而指導設備下一步的行動(dòng)?！?/span>

Subramanian表示，要讓AI進(jìn)行學(xué)習，需要三個(gè)前提條件：

其一是需要一個(gè)數據集，即一個(gè)包含了大量數據的庫。數據可以是RTLIP、GDSII、C語(yǔ)言或SPICE表格等多種形式。（雷峰網(wǎng)編者注：數據集就是人工智能算法的初始輸入，將數據集輸入算法相當于給AI“例題”進(jìn)行學(xué)習）

其二是需要一個(gè)算法模型。這個(gè)模型使得AI系統能夠完成觀(guān)測、學(xué)習、反饋等任務(wù)?；谶@個(gè)前提使用了人工智能算法的設備才能根據每一次結果的輸出動(dòng)態(tài)調節自身策略，而不是和傳統設備一樣僅根據輸入的程序運行。

其三是需要一個(gè)目標函數。并且設計一個(gè)圍繞著(zhù)這個(gè)目標函數的獎懲機制，以完成強化學(xué)習過(guò)程。（雷峰網(wǎng)編者注：目標函數是指一個(gè)規定“最優(yōu)解”定義的函數。每次訓練完成后，將會(huì )通過(guò)該函數輸出一個(gè)返回值，一般稱(chēng)作τ，可以看做是算法每次“考試”后的分數。設計人員將會(huì )根據τ值與目標函數期望值的差距來(lái)決定對算法模型的獎懲）

“人工智能本身并不會(huì )做決定”，他解釋說(shuō)，“谷歌人工智能研究負責人Francois Chollet的說(shuō)法很準確，他將人工智能定義為系統對數據進(jìn)行分析后應用在陌生場(chǎng)景中的能力?！?/span>

汽車(chē)可以通過(guò)衡量每加侖油能行駛的里程或者每次充電后的最大行駛里程來(lái)衡量其續航優(yōu)劣。但人工智能系統不同，每個(gè)人工智能系統的設計都是獨一無(wú)二的，設計系統的工具也是各不相同的。但整個(gè)芯片行業(yè)都報告基于人工智能的芯片設計工具提高了生產(chǎn)力。

例如，谷歌將人工智能應用于芯片布圖規劃，并發(fā)現他們可以在不到六個(gè)小時(shí)的時(shí)間里完成從前工程師動(dòng)輒需要數月的工作。無(wú)論是人類(lèi)還是人工智能，兩者都可以通過(guò)PPA優(yōu)化得到滿(mǎn)足制造標準的芯片設計結果，但在生產(chǎn)流程中引入了人工智能的企業(yè)生產(chǎn)效率顯然更高。

“將人工智能應用于芯片設計過(guò)程肯定會(huì )提高芯片性能，”Cadence 數字與簽核集團產(chǎn)品管理組總監 Rod Metcalfe 說(shuō)?！袄?，在設計過(guò)程中使用了人工智能的5nm移動(dòng)CPU可以提高14%的性能，7%的耗散功率和5%的晶體管密度，這對于芯片設計很重要?！?/span>

這些改進(jìn)在其他應用中也得到了體現。Synopsys 人工智能解決方案高級總監 Stelios Diamantidis 表示：“使用基于 AI 的設計技術(shù)，我們的客戶(hù)表示他們能夠與傳統設計方法相比降低25%的功耗，這種提升是驚人的?！?/span>

AI在芯片設計領(lǐng)域的未來(lái)

—

對大多數人而言，難以想象將10億個(gè)晶體管集成到一顆芯片中。但根據2021年6月新思科技的報告，他們已經(jīng)制造出了一種含有1.2萬(wàn)億個(gè)晶體管、400000個(gè)AI內核，面積為46225mm2的芯片。這是使用傳統工具的人類(lèi)設計師無(wú)論如何也達不到的技術(shù)高度。

Cambrian AI Research 創(chuàng )始人兼首席分析師 Karl Freund 表示：“在芯片設計流程中引入人工智能來(lái)提高效率現在已是大勢所趨，至少對主要芯片供應商而言是這樣的。像Synopsys DSO.AI這樣的系統正在為公司節省時(shí)間和金錢(qián)，并生產(chǎn)出功耗更低、性能更高、面積更小的芯片?，F在，業(yè)界正將注意力轉向優(yōu)化物理設計之外的下一步，例如系統、軟件算法的優(yōu)化和設計驗證。整個(gè)行業(yè)都在從這些創(chuàng )新中受益，消費者也將能用到性能更強勁，功耗更低，更便宜的芯片?！?/span>

所有主要的EDA公司都在致力于將AI功能加入到他們的芯片設計流程中。并且，人工智能不僅可以幫助他們將更多東西塞進(jìn)更小的空間里，還可以幫助他們將更多東西塞進(jìn)更大的空間里

Cerebras Systems 的第二代芯片采用7nm工藝開(kāi)發(fā)，包含2.6萬(wàn)億個(gè)晶體管和 850,000 個(gè) AI內核。這是目前世界上由人工智能設計的最大的芯片，它和一個(gè)盤(pán)子的大小相當。相比之下，世界上最大的GPU也僅有540億個(gè)晶體管。Cerebras 的芯片有40 GB片上內存來(lái)支持 AI 計算。要設計這種體量的芯片，必須使用基于人工智能技術(shù)的芯片設計工具。

未來(lái)，在PPA問(wèn)題之外，人工智能還可以在集成芯片安全性等領(lǐng)域提供幫助。

西門(mén)子的Subramanian指出，人工智能已經(jīng)在至少四個(gè)領(lǐng)域得到了應用：1、創(chuàng )建一種設計和驗證IC的新方法；2、減少設計過(guò)程中的錯誤并既減少設計時(shí)間；3、構建一個(gè)基于機器學(xué)習原理的新計算架構；4、構建基于人工智能算法的芯片。

結論

當問(wèn)題能夠被人工智能理解的方式明確定義時(shí)，人工智能在設計中的效果最好。（編者注：即需要將實(shí)際生產(chǎn)中的種種情況準確的轉化為目標函數的一部分。）因此，IC設計者必須先考慮是否存在與人工智能適應、學(xué)習、概括能力相關(guān)的問(wèn)題，設計好目標函數。這樣人工智能才能夠準確的將這些知識/規則運用到不熟悉的場(chǎng)景中。

“了解是否存在非常適合人工智能的問(wèn)題是第一步，也是最重要的一步，” Subramanian說(shuō)，“這也可能是有人工智能參與的芯片設計流程中最關(guān)鍵的一環(huán)?！?/span>

到目前為止，已經(jīng)有很多領(lǐng)域顯示出人工智能的優(yōu)勢，并且無(wú)疑未來(lái)人工智能會(huì )在更多領(lǐng)域中顯現出這種優(yōu)勢。

曾經(jīng)人們對于A(yíng)I可能會(huì )曇花一現的顧慮已經(jīng)消失。如今站在面向未來(lái)的交叉路口上，人們正憧憬的眺望。一個(gè)新問(wèn)題此時(shí)在人們的腦中回蕩：“人工智能還能夠做什么？”這個(gè)問(wèn)題的答案或許就是交叉路口上應該豎起的路標。

原文鏈接：https://semiengineering.com/improving-ppa-in-complex-designs-using-ai/

來(lái)源：芯基建