<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

用最新工具解決FPGA設計中的時(shí)序問(wèn)題

  •   時(shí)序問(wèn)題的惱人之處在于沒(méi)有哪種方法能夠解決所有類(lèi)型的問(wèn)題。由于客戶(hù)對于和現場(chǎng)應用工程師共享源代碼通常非常敏感,因此我們通常都是通過(guò)將工具的潛力發(fā)揮到極致來(lái)幫助客戶(hù)解決其時(shí)序問(wèn)題。當然好消息就是通過(guò)這種方法以及優(yōu)化RTL代碼,可以解決大多數時(shí)序問(wèn)題。
  • 關(guān)鍵字: 時(shí)序問(wèn)題  FPGA  

Verilog串口通訊設計

  • FPGA(Field Pmgrammable Gate Array)現場(chǎng)可編程門(mén)陣列在數字電路的設計中已經(jīng)被廣泛使用。這種設計方式可以將以前需要多塊集成芯片的電路設計到一塊大模塊可編程邏輯器件中,大大減少了電路板的尺寸,增強了系統的可靠性和設計的靈活性。本文詳細介紹了已在實(shí)際項目中應用的基于FPGA的串口通訊設計。本設計分為硬件電路設計和軟件設計兩部分,最后用仿真驗證了程序設計的正確性。
  • 關(guān)鍵字: Verilog  串口通訊  FPGA  

基于FPGA的視覺(jué)、聽(tīng)覺(jué)誘發(fā)電位系統的設計

  • 誘發(fā)電位是神經(jīng)系統接受各種外界刺激后所產(chǎn)生的特異性電反應。它在中樞神經(jīng)系統及周?chē)窠?jīng)系統的相應部位被檢出,與刺激有鎖時(shí)關(guān)系的電位變化,具有能定量及定位的特點(diǎn),往往較常規腦電圖檢查有更穩定的效果,從而在診斷及研究神經(jīng)系統各部位神經(jīng)電生理變化方面,有重要作用。
  • 關(guān)鍵字: 腦電電位  VGA  FPGA  誘發(fā)電位  

基于FPGA的SoC/IP驗證平臺的設計與應用

  • SoC是大規模集成電路的發(fā)展趨勢。SoC設計必須依靠完整的系統級驗證來(lái)保證其正確性?;贔PGA的驗證平臺能夠縮短SoC驗證時(shí)間,并提高驗證工作的可靠性,還具有可重用性。本文利用Altera公司的FPGA設計了一個(gè)基于片上總線(xiàn)的SoC原型驗證平臺,并將VxWorks嵌入式操作系統應用于此平臺,通過(guò)軟硬件協(xié)同驗證的方法,驗證了平臺的可靠性。該平臺在CF卡及通用智能卡SoC芯片驗證中得以應用。
  • 關(guān)鍵字: SoC驗證平臺  系統級驗證  FPGA  

以FPGA可編程邏輯器件為設計平臺的全彩led顯示屏設計方案

  •  介紹了一種以FPGA 可編程邏輯器件為設計平臺的、采用大屏幕全彩led 顯示屏進(jìn)行全彩灰度圖像顯示的掃描控制器實(shí)現方案。經(jīng)過(guò)對“19 場(chǎng)掃描”理論灰度實(shí)現原理的分析,針對采用該方法實(shí)現的全彩LED
  • 關(guān)鍵字: LED  顯示屏設計  FPGA  

采用FPGA部分動(dòng)態(tài)可重構方法的信號解調系統設計

  • 針對調制樣式在不同環(huán)境下的變化,采用了FPGA部分動(dòng)態(tài)可重構的新方法,通過(guò)對不同調制樣式信號的解調模塊的動(dòng)態(tài)加載,來(lái)實(shí)現了不同環(huán)境下針對不同調制樣式的解調這種方式比傳統的設計方式具有更高的靈活性、可擴展性,并減低了成本和功耗該設計方案同時(shí)也介紹了FPGA部分動(dòng)態(tài)可重構的概念和特點(diǎn),可以對其它通信信號處理系統設計提供一定的參考。
  • 關(guān)鍵字: 可重構技術(shù)  解調模塊  FPGA  

高性能DC/DC轉換器應對FPGA應用中的供電要求

  • 最近FPGA供應商推出的新型可編程器件進(jìn)一步縮小了FPGA和ASIC之間的性能差別。盡管這類(lèi)器件的可配置性對設計工程師很有吸引力,但使用這 些器件所涉及的復雜設計規則和接口協(xié)議,要求設計工程師經(jīng)過(guò)全面的培訓,并需要進(jìn)行參考設計評估、設計仿真和驗證工作。另一方面,FPGA應用中非常復雜 的模擬設計,例如用于內核、I/O、存儲器、時(shí)鐘和其它電壓軌的DC/DC穩壓器,也要求新的解決方案。本文討論的高性能DC/DC轉換器有助于系統設計 工程師克服這些挑戰。
  • 關(guān)鍵字: 電壓軌  DC/DC  FPGA  

基于FPGA實(shí)現CPCI數據通信

  • 本文設計的系統采用PLX公司生產(chǎn)的CPCI協(xié)議轉換芯片PCI9054,通過(guò)Verilog HDL語(yǔ)言在FPGA中產(chǎn)生相應的控制信號,完成對數據的快速讀寫(xiě),從而實(shí)現了與CPCI總線(xiàn)的高速數據通信。
  • 關(guān)鍵字: CPCI協(xié)議轉換  Verilog  FPGA  

基于FPGA的主從式高速數據采集與傳輸系統

  • 針對數據采集系統有信號形式多樣、實(shí)時(shí)傳輸和靈活配置的要求,介紹了一種基于FPGA的數據采集和傳輸系統,以及系統數字電路的程序設計。該系統以現場(chǎng)可編程邏輯陣列(FPGA)作為數據采集、預處理、組幀和傳輸的控制核心,通過(guò)低速串口接收控制命令,以高速USB接口向控制臺發(fā)送采集數據幀,設計了數字FIR濾波器濾除采集電路的信號干擾。
  • 關(guān)鍵字: 數字FIR濾波器  數據采集系統  FPGA  

基于FPGA的34位串行編碼設計

  • 為實(shí)現某專(zhuān)用接口裝置的接口功能檢測,文中詳細地介紹了一種34位串行碼的編碼方式,并基于FPGA芯片設計了該類(lèi)型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設計思路。電路采用SOPC模塊作為中心控制器,設計簡(jiǎn)潔、可靠。試驗表明:該設計系統運行正常、穩定。
  • 關(guān)鍵字: 串行編碼  SOPC  FPGA  

利用FPGA和多通道光模塊組合長(cháng)距離傳送高速數據

  • 目前基于銅電纜的高速串口能夠以數千兆位速率進(jìn)行數據傳送,并可通過(guò)使用多個(gè)并行通道達成超過(guò)100Gbps的數據傳輸率,不過(guò)傳送的距離卻受到限制,一個(gè)可以改善傳輸距離的作法是使用光互連來(lái)取代銅電纜,Alt
  • 關(guān)鍵字: DSP  LGA  FPGA  DDM  

基于FPGA的指紋識別系統的設計與實(shí)現

  • 為了提高指紋識別系統的實(shí)時(shí)性和處理速度,設計和實(shí)現了一種基于FPGA的嵌入式指紋識別系統。該系統采用處理器結合自定義硬件邏輯的方法,以下載到FPGA的MICOBLAZE嵌入式軟核為系統控制模塊,運用FPGA路基單元實(shí)現指紋圖像的處理。
  • 關(guān)鍵字: 指紋識別  MICOBLAZE  FPGA  

CPLD/FPGA在數字通信系統的應用

  • 1 引言近年來(lái),由于微電子學(xué)和計算機技術(shù)的迅速發(fā)展,給EDA技術(shù)行業(yè)帶來(lái)了巨大的變化。 HDL(hardware description language)硬件描述語(yǔ)言是一種描述電路行為的
  • 關(guān)鍵字: Verilog  CPLD  FPGA  HDL  漢明碼  

基于FPGA的Canny算法的硬件加速設計

  • 由于Canny算法自身的復雜性,使得其做邊緣檢測的處理時(shí)間較長(cháng)。針對這個(gè)問(wèn)題,提出和實(shí)現了一種Canny算法的硬件加速功能。加速功能的設計是以FPGA為硬件基礎,并采用了流水線(xiàn)技術(shù)來(lái)對系統的結構改進(jìn)和優(yōu)化。最后通過(guò)對有加速器和無(wú)加速器的系統分別做圖像處理,并對統計時(shí)間對比分析。結果表明經(jīng)過(guò)加速改進(jìn)的系統相對節約了處理時(shí)間,并能實(shí)時(shí)高效地處理復雜圖像的邊緣。
  • 關(guān)鍵字: 流水線(xiàn)技術(shù)  圖像處理  FPGA  

一種基于FPGA的幀同步提取方法的研究

  • 簡(jiǎn)要地介紹了M序列碼作為同步頭的幀同步提取的原理。在研究了相關(guān)處理的基礎上,提出了采用補碼配對相減匹配濾波法實(shí)現同步提取的新方法。該方法僅利用減法器和加法器,不僅使電路設計簡(jiǎn)單,而且使電路得到極大的優(yōu)化,大大節省了FPGA內部資源。
  • 關(guān)鍵字: M序列碼  幀同步提取  FPGA  
共6799條 70/454 |‹ « 68 69 70 71 72 73 74 75 76 77 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>