<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

利用FPGA和DSP直接控制硬盤(pán)實(shí)現存儲控制的方法

  • 數據存儲是數據采集過(guò)程中的一個(gè)重要環(huán)節,目前大部分數據存儲系統都是用內置工控機的方法完成數據保存任務(wù),這種方法系統功耗大,硬件成本高,不適用于具有內記功能要求的系統。本系
  • 關(guān)鍵字: DSP  直接控制  FPGA  硬盤(pán)  存儲控制  

關(guān)于FPGA在直流電機位置控制中的應用

  • 在直流電機控制系統中,被控制量一般都是電機的轉速,控制的目的是保持電機的轉速在所需要的定值上。但在實(shí)際生產(chǎn)過(guò)程中,電機帶動(dòng)生產(chǎn)機械或者其他負載運動(dòng)的表現不一定都是轉速,也可能是使生產(chǎn)機械或其機構產(chǎn)生一定的位置變化,這時(shí)需要的控制量就不再是電機的轉速,而是控制對象的直線(xiàn)位移,因此需將電機的轉速輸出轉換為電機的位移輸出。
  • 關(guān)鍵字: 直流電機  位置控制  FPGA  

用低成本FPGA實(shí)現低延遲變化的CPRI

  • 無(wú)線(xiàn)TEM(電信設備制造商)正受到布署基站架構的壓力,這就是用更小體積、更低功耗、更低制造成本來(lái)建立,部署和運營(yíng)。達到此目的的關(guān)鍵策略是從基站中分離出RF接收器和功率放大器,用它們來(lái)直接驅動(dòng)各自的天線(xiàn)。這稱(chēng)為射頻拉遠技術(shù)(RRH)。通過(guò)基于SERDES的公共無(wú)線(xiàn)接口(CPRI)將基帶數據傳回到基站。本文主要闡述特定的低延遲變化的設計思想,在低成本FPGA上利用嵌入式SERDES收發(fā)器和CPRI IP(知識產(chǎn)權)核實(shí)現。
  • 關(guān)鍵字: CPRI  遠程基站  FPGA  

基于FPGA的μC/OS-II任務(wù)管理硬件設計

  • 實(shí)時(shí)操作系統RTOS(Real Time Operating System)由于具有調度的實(shí)時(shí)性、響應時(shí)間的可確定性、系統高度的可靠性等特點(diǎn),被越來(lái)越多地應用在嵌入式系統中,如:航空航天、工業(yè)控制、汽車(chē)電子和核電站建設等眾多領(lǐng)域。
  • 關(guān)鍵字: μC/OS-II  FPGA  RTOS  

現場(chǎng)可編程門(mén)陣列的供電

  • FPGA概述  現場(chǎng)可編程門(mén)陣列(FPGA)是一種可編程邏輯器件,由成千上萬(wàn)個(gè)完全相同的可編程邏輯單元組成,周?chē)禽斎?輸出單元構成的外設。制造完成后,FPGA可以在工作現場(chǎng)編程,以
  • 關(guān)鍵字: I/O模塊  VCCINT  FPGA  

一種基于VC++程序的FPGA重配置方案設計

  • 引言隨著(zhù)大規模集成電路的快速發(fā)展,系統設計已從傳統的追求大規模、高密度逐漸轉向提高資源利用率,使有限的資源可以實(shí)現更大規模的邏輯設計。利用現場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn),通過(guò)重新下
  • 關(guān)鍵字: VC++  PCI總線(xiàn)  FPGA  

使用基于FPGA的高速硬件在環(huán)仿真器進(jìn)行電機控制器測試

  • 電機在現代生活中扮演著(zhù)重要角色。出于對安全、成本及效率的考慮,工程師——尤其是混合電動(dòng)力汽車(chē)(HEV)工程師——往往希望在特定的真實(shí)環(huán)境下通過(guò)仿真電機模型對電機控制器進(jìn)行測試。
  • 關(guān)鍵字: 環(huán)仿真器  電機控制器  FPGA  

基于FPGA的數字波束形成技術(shù)的工程實(shí)現

  • 數字波束形成技術(shù)充分利用陣列天線(xiàn)所獲取的空間信息,通過(guò)信號處理技術(shù)使波束獲得超分辨率和低副瓣的性能,實(shí)現了波束的掃描、目標的跟蹤以及空間干擾信號的零陷,因而數字波束形成技術(shù)在雷達信號處理
  • 關(guān)鍵字: 數字波束形成技術(shù)  信號處理器  FPGA  

一種基于FPGA“乒乓球比賽游戲機”的設計

  • 可編程邏輯器件FPGA以其開(kāi)發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢,廣泛應用于通信、航空、醫療等領(lǐng)域,近年來(lái)在消費電子領(lǐng)域中的應用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂(lè )如游戲機開(kāi)發(fā)與應用中的巨大
  • 關(guān)鍵字: LED  控制器  FPGA  

賽靈思針對工業(yè)影像應用降低高性能視頻處理成本與功耗

  • 可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))在德國紐倫堡召開(kāi)的 2010 年全球嵌入式展覽會(huì )(Embedded World 2010)上推出賽靈思 Spartan?-6 FPGA 工業(yè)影像目標設計平臺,為低成本、低功耗的工業(yè)影像系統加速高性能視頻處理應用開(kāi)發(fā)。工業(yè)設備 OEM 廠(chǎng)商現在就可快速構建并評估具有高清影像分辨率、專(zhuān)用影像傳感器接口,以及智能視頻和高級影像處理算法的可再編程影像解決方案。
  • 關(guān)鍵字: 賽靈思  OEM  FPGA  

基于FPGA和USB 2.0的高速CCD聲光信號采集系統

  • 系統采用現場(chǎng)FPGA作為硬件設計核心,使用Veritog語(yǔ)言。進(jìn)行硬件描述,使系統更靈活,可在線(xiàn)編程,便于擴展和升級。這里的CCD驅動(dòng)時(shí)序采用狀態(tài)機與分頻相結合的新方法,實(shí)際測試驅動(dòng)波形穩定且沒(méi)有毛刺,CCD輸出信號質(zhì)量高。USB應用于Slave FIFO高速傳輸模式,滿(mǎn)足了高速CCD聲光信號采集的要求,具有實(shí)時(shí)性、高速、穩定、可靠等特點(diǎn)。
  • 關(guān)鍵字: USB2.0  CCD  FPGA  聲光信號采集  

理解FPGA中的壓穩態(tài)

  • FPGA 設計人員可以通過(guò)增大tMET ,采用增加同步寄存器時(shí)序余量等設計方法來(lái)提高系統可靠性,增大亞穩態(tài)MTBF。Altera 確定了其 FPGA 的MTBF 參數,改進(jìn)器件技術(shù),從而增大了亞穩態(tài)MTBF。使用Altera FPGA 的設計人員可以利用Quartus II 軟件功能來(lái)報告設計的亞穩態(tài)MTBF,優(yōu)化設計布局以增大MTBF。
  • 關(guān)鍵字: 壓穩態(tài)  MTBF  FPGA  

ACTEL FPGA在便攜式系統中的應用分析

  • 在上世紀最后的十年里,重復可編程邏輯器件大放異彩,在通信行也得到了廣泛的應用,這一時(shí)期FPGA 競爭基本上集中在容量,性能, IO 標準方面。而在便攜應用方面因為FPGA 的高昂的價(jià)格,驚人的功耗基本上很少應用。
  • 關(guān)鍵字: Actel  便攜式系統  FPGA  

用FPGA實(shí)現TETRA數字集群通信系統語(yǔ)音信道編碼中的交織器

  • 交織技術(shù)能很好地糾正信息傳輸過(guò)程中出現的突發(fā)性錯誤。在數字信息傳輸系統中得到了廣泛應用。本文將在討論信息產(chǎn)業(yè)部重點(diǎn)支持發(fā)展的TETRA數字集群通信系統語(yǔ)音信道編碼結構和流程的基礎上,重點(diǎn)研究交織技術(shù)在其語(yǔ)音信道編碼中的應用及用FPGA實(shí)現該交織器的方法。
  • 關(guān)鍵字: TETRA  數字集群  FPGA  通信系統  語(yǔ)音信道編碼  交織器  

FPGA重復配置和測試的實(shí)現

  • 從制造的角度來(lái)講,FPGA測試是指對FPGA器件內部的邏輯塊、可編程互聯(lián)線(xiàn)、輸入輸出塊等資源的檢測。完整的FPGA測試包括兩步,一是配置FPGA、然后是測試FPGA,配置FPGA是指將FPGA通過(guò)將配置數據下載編程使其內部的待測資源連接成一定的結構,在盡可能少的配置次數下保證FPGA內部資源的測試覆蓋率,配置數據稱(chēng)為T(mén)C,配置FPGA的這部分時(shí)間在整個(gè)測試流程占很大比例;測試FPGA則是指對待測FPGA施加設計好的測試激勵并回收激勵,測試激勵稱(chēng)為T(mén)S。
  • 關(guān)鍵字: 重復配置  測試  FPGA  
共6799條 68/454 |‹ « 66 67 68 69 70 71 72 73 74 75 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>