以FPGA可編程邏輯器件為設計平臺的全彩led顯示屏設計方案

　介紹了一種以FPGA 可編程邏輯器件為設計平臺的、采用大屏幕全彩led 顯示屏進(jìn)行全彩灰度圖像顯示的掃描控制器實(shí)現方案。經(jīng)過(guò)對“19 場(chǎng)掃描”理論灰度實(shí)現原理的分析，針對采用該方法實(shí)現的全彩LED 顯示屏刷新頻率受串行移位時(shí)鐘限制的缺點(diǎn)，提出了一種新式的實(shí)現高階灰度顯示的逐位點(diǎn)亮控制方法，在進(jìn)行FPGA 電路設計中采用單獨的計數器來(lái)控制屏幕的刷新頻率，使全彩LED 顯示屏的設計在L ED 的發(fā)光效率和刷新率之間的調整更加靈活。最后，根據大屏幕全彩LED 顯示屏的設計要求，結合本文討論的灰度控制方法，給出了FPGA 屏體掃描控制器的內部電路實(shí)現結構框架。

　　1 、引言

　　作為大型平板顯示設備的一種，LED 顯示屏以其使用壽命長(cháng)、維護費用低、功耗低等特點(diǎn)在顯示領(lǐng)域占有重要的位置。特別在近年，帶有紅、綠、藍三基色以及灰度顯示效果的全彩LED 顯示屏，以其豐富多彩的顯示效果而倍受業(yè)界關(guān)注，成為L(cháng)ED 顯示屏市場(chǎng)近年增長(cháng)幅度比較大的產(chǎn)品。壽命、單位面積亮度、三基色的偏差程度、點(diǎn)距、對比度、灰度等級(包括灰度級數和線(xiàn)性度) 、掃描頻率等指標性能是衡量或橫向比較大型顯示設備好壞的標準。而這些指標性能的優(yōu)劣，很大程度上決定于掃描控制器的性能。因此對大屏幕全彩L ED 顯示掃描控制方法的研究有著(zhù)重要的意義。

　　由于LED 的發(fā)光亮度與掃描周期內的發(fā)光時(shí)間近似成正比，所以灰度等級的實(shí)現通常是由控制LED 的發(fā)光時(shí)間與掃描周期的比值，即采用調節占空比來(lái)實(shí)現的。全彩LED 顯示屏一般采用逐位點(diǎn)亮的掃描方式實(shí)現灰度圖像顯示。對于顯示灰度級數為8 位的LED 顯示屏，一般采用“19場(chǎng)掃描”原理來(lái)實(shí)現256 級灰度顯示。L ED顯示屏的顯示數據更新一般采用串行輸出方式，如采用595 進(jìn)行設計的靜態(tài)LED 全彩顯示屏，根據“19 場(chǎng)掃描”原理，對于分辨率等規格確定的屏體，當串行移位時(shí)鐘確定時(shí)，顯示屏的刷新頻率和LED 的發(fā)光效率(一個(gè)掃描周期內，LED的最長(cháng)點(diǎn)亮時(shí)間所占的比例) 也就被確定。本文提出了一種新的逐位點(diǎn)亮掃描方式，該方式對典型的“19場(chǎng)掃描”方式進(jìn)行了改進(jìn)，可以在串行移位時(shí)鐘確定的條件下，在一定范圍內對刷新率和發(fā)光效率進(jìn)行調節，從而提高了產(chǎn)品根據實(shí)際的應用環(huán)境和客戶(hù)要求進(jìn)行設計的靈活性。

　　2 、逐位點(diǎn)亮的灰度實(shí)現算法設計

　　以8 位“19場(chǎng)掃描”理論為例，所謂逐位點(diǎn)亮，即從一個(gè)字節數據中依次從低位到高位或者從高位到低位提取出一位數據，分8 次點(diǎn)亮對應的像素，每一位對應的點(diǎn)亮時(shí)間與關(guān)斷時(shí)間的占空比不同。如果點(diǎn)亮時(shí)間從低位到高位依次倍增，則合成的點(diǎn)亮時(shí)間將會(huì )有256 種組合。定義D0 位對應的點(diǎn)亮時(shí)間加上關(guān)斷時(shí)間為一個(gè)時(shí)間單位，設為T(mén) ，可得表1 所示各位的點(diǎn)亮與關(guān)斷時(shí)間。

　　表1 “19場(chǎng)掃描”顯示時(shí)各位的點(diǎn)亮與關(guān)斷時(shí)間

　　在實(shí)際設計中， T也是對LED 顯示屏進(jìn)行一次串行數據更新所需要的時(shí)間。表1 所示的總時(shí)間是T 的整數倍，所以每個(gè)數據位所占用的總時(shí)間可以通過(guò)刷新一次屏幕數據來(lái)進(jìn)行定時(shí)。在進(jìn)行LED顯示屏設計時(shí)，整個(gè)顯示屏中LED 的亮與滅可以通過(guò)總控線(xiàn)EN 控制，當點(diǎn)亮時(shí)間≥1 T時(shí)，EN 控制顯示屏處于常亮狀態(tài)，而當點(diǎn)亮時(shí)間 1 T 時(shí)，可以通過(guò)控制EN 產(chǎn)生相應占空比的控制波形來(lái)實(shí)現相應位的亮度控制?？梢?jiàn)，利用“19場(chǎng)掃描”原理，在串行移位時(shí)鐘和屏體具體規格確定的情況下，其刷新率也就被確定了，并且具有固定的發(fā)光效率η。

　　η =6 點(diǎn)亮時(shí)間6 總時(shí)間≈ 16 T19 T≈ 84 % (1)由灰度顯示的原理可以知道，能否實(shí)現灰度顯示，決定于各個(gè)數據位的點(diǎn)亮時(shí)間從低位到高位是否以2 的倍數遞增，而關(guān)斷時(shí)間的長(cháng)短只會(huì )影響發(fā)光效率的大小。在進(jìn)行系統設計時(shí)，使用了8～10 位的非線(xiàn)性灰度校正，因此需要實(shí)現10位灰度掃描控制。定義“t”為點(diǎn)亮時(shí)間的一個(gè)時(shí)間單位，則可得表2 所示的時(shí)間分配。如果定義數據為“1”有效(點(diǎn)亮) “， 0”無(wú)效(熄滅) ，當輸入數據從000H 到3FFH 變化時(shí)，點(diǎn)亮時(shí)間在0t～1 023t 變化，而亮度控制總時(shí)間則保持不變，從而實(shí)現了10 位占空比控制，采用這種灰度控制方法可以實(shí)現1 024 級的灰度顯示。與“19 場(chǎng)掃描”原理不同，本文控制點(diǎn)亮的時(shí)間不是通過(guò)屏幕刷新來(lái)實(shí)現，而是采用單獨的計數器來(lái)進(jìn)行計時(shí)控制的。

　　表2 　逐位點(diǎn)亮控制中各位數據點(diǎn)亮時(shí)間分配表

　　設使用串行方式更新整場(chǎng)視頻圖像一位數據所需要的時(shí)間為T(mén)s ，如果Ts 滿(mǎn)足:

　　則完成一次串行數據更新所需要的時(shí)間在Dn - 1位所需要的點(diǎn)亮時(shí)間和Dn 位的點(diǎn)亮時(shí)間之間，這個(gè)時(shí)間也許小于一個(gè)時(shí)間t。由于串行數據更新時(shí)間和點(diǎn)亮時(shí)間可以部分重疊，設屏幕的刷新率(即顯示數據幀從顯示緩存讀出進(jìn)行屏幕顯示更新的頻率) 為f r ，可以得到式(3) 。

　　當串行時(shí)鐘頻率和屏體參數確定， Ts 便可計算出來(lái)。此時(shí)，如果設定了屏幕的刷新率，結合式(2) 和式(3) ，對n 從0～9 進(jìn)行窮舉計算，可以得到同時(shí)滿(mǎn)足兩式條件的n 值，同時(shí)可以確定單位時(shí)間t 的值。由此得到的t 值，通過(guò)FPGA 進(jìn)行定時(shí)控制，便可實(shí)現一定刷新率的全彩灰度控制。

　　這里L(fēng)ED 的發(fā)光效率可以用式(4) 表示。

　　從式(3) 可知，當串行移位時(shí)鐘頻率一定，即Ts 確定的情況下，刷新率f r 與單位時(shí)間t 成反比。而式(4) 表明，發(fā)光效率η和單位時(shí)間t 成正比?？梢?jiàn)，刷新率和發(fā)光效率成反比關(guān)系，提高刷新率的同時(shí)必然要犧牲發(fā)光效率。因此，采用上述掃描方式，設計者可以根據實(shí)際應用環(huán)境和客戶(hù)的要求在刷新率和發(fā)光效率兩者之間進(jìn)行適當的調整。

　　如果要求系統的全彩灰度控制符合“19 場(chǎng)原理”的顯示效果，則由表2 可得表3 所示的關(guān)斷時(shí)間t0 ～t9 的值。結合表3 中t0 ～ t9 的值，對表2中總時(shí)間各項進(jìn)行求和，便可得總時(shí)間為T(mén)a =1 152t ，根據1 152t = 1/ f r 可得到t 值。

　　表3 逐位點(diǎn)亮控制中符合“19 場(chǎng)掃描”時(shí)各位數據關(guān)斷時(shí)間分配表在系統設計中，掃描板每個(gè)輸出端口分別控制16 ×48 分辨率的靜態(tài)顯示屏模塊，紅、綠、藍三色顯示數據采用3 根數據線(xiàn)分別輸出，串行移位時(shí)鐘頻率為6. 25 MHz ，顯示屏刷新頻率設計要求為120 Hz ，利用以上的結論可得:

　　Ts = 16×48×16125×106 s = 122188μs然后進(jìn)行窮舉計算，如表4 所示，可以得到單位時(shí)間t 的值為7. 780μs。

　　表4 對n 進(jìn)行窮舉計得到單位時(shí)間t 的值根據式(4) ，可計算得到發(fā)光效率η = 1023tf r = 1023 ×71780 ×10- 6 s ×120Hz = 9515 %

　　3、 FPGA 電路設計

　　視頻圖像信號頻率高、數據量大，要求實(shí)時(shí)處理，加之全彩大屏幕LED 控制器實(shí)現的數字邏輯相當復雜，采用CPLD/ FPGA 設計控制電路，可以簡(jiǎn)化系統結構，便于調試。本文設計的掃描控制器應用于大屏幕全彩LED 脫機視頻播放系統中。其中涉及到視頻信號的存儲和讀取、視頻數據的傳輸和接收、灰度顯示控制電路、LED 點(diǎn)陣顯示驅動(dòng)電路等。本文主要對灰度顯示控制電路進(jìn)行討論，控制對象為以紅、綠、藍三色LED 組成的全彩靜態(tài)顯示屏。實(shí)現灰度顯示控制器的FPGA 內部電路結構如圖1 所示。

　　在LED 顯示屏掃描控制電路中，FPGA 是其中最主要的邏輯控制器件，主要實(shí)現視頻數據接收、非線(xiàn)性灰度校正和掃描信號產(chǎn)生功能。FP2GA 內部各個(gè)電路模塊相互協(xié)調運作，將數據輸入和顯示輸出連接起來(lái)，實(shí)現L ED 顯示屏的全彩視頻播放。

　　作為一個(gè)獨立的顯示系統，普通的RS232 、RS485 總線(xiàn)方式已不能滿(mǎn)足L ED 顯示屏進(jìn)行多媒體視頻播放所要達到的高數據速率傳輸要求。以512 ×256 的全彩顯示屏為例，當要求系統換幀頻率達到30 Hz 時(shí)，需要的數據傳輸速率高達94. 4 Mbp s。因此，在系統設計中，視頻數據的傳輸和接收采用RTL8201 設計的100 M 以太網(wǎng)控制器來(lái)完成。

　　為了使視頻播放連續平滑，在數據接收過(guò)程中不能打斷顯示，這里采用兩組SRAM 進(jìn)行“乒乓操作”，使顯示數據的接收存儲和讀取能夠同時(shí)進(jìn)行， 從而實(shí)現視頻數據流的無(wú)縫緩沖和處理 ， 如圖2 所示。換幀信號FRAME _SWITCH 是用來(lái)切換工作SRAM 組的，該信號決定兩組SRAM 哪一組處于讀狀態(tài)，哪一組處于寫(xiě)入狀態(tài)。RTL8201 數據接收模塊建立MII 接口，實(shí)現與RTL8201 的接口，把MII 接口傳送過(guò)來(lái)的半字節數據轉換成為24 位RGB 數據，然后存儲在SRAM 里。RTL8201 每接收完一幀顯示數據，則對換幀信號FRAME_ SWITCH 進(jìn)行求反，將兩組SRAM 的讀寫(xiě)位置切換過(guò)來(lái)，使顯示屏顯示最新接收到的幀數據，從而實(shí)現換幀操作。

　　由于LED 顯示屏包含4 列相互獨立的顯示模塊，因此掃描控制電路需要提供4 路RGB 數據輸出接口， 在圖1 中表示為RGB0 ～ RGB3 。

　　CLOCK_OUT 為移位時(shí)鐘信號輸出端口，RGB0～RGB3 在該時(shí)鐘的上升沿有效，各個(gè)端口的紅、綠、藍三色顯示數據通過(guò)時(shí)鐘脈沖信號分別逐位移入驅動(dòng)芯片的顯示緩存。LA TCH 信號為串行數據輸出結束后需要進(jìn)行顯示刷新時(shí)的鎖存脈沖。EN 為灰度控制信號，當EN 有效時(shí)，L ED 可以隨輸入數據的0 、1 狀態(tài)熄滅或者點(diǎn)亮，其有效時(shí)間寬度對應為表2 所示的點(diǎn)亮時(shí)間。

　　EN 信號產(chǎn)生模塊為實(shí)現灰度圖像顯示的重要模塊，該模塊將輸入的位計數值轉換成為對應位的點(diǎn)亮時(shí)間，并進(jìn)行相應時(shí)間長(cháng)度的亮度控制。

　　在本設計中，輸入的灰度信號為256 級，考慮到反γ非線(xiàn)性校正過(guò)程引起的灰度損失，將輸出的灰度級別定義為1 024 級，因此需要得到10 位灰度數據各個(gè)位對應的點(diǎn)亮時(shí)間。依據“灰度實(shí)現原理”，10 位灰度數據各個(gè)數據位對應的點(diǎn)亮時(shí)間從D0 ～D9 分別從1 T 倍增為512 T ，點(diǎn)亮總時(shí)間為1 023 T 。

　　由于驅動(dòng)板中驅動(dòng)芯片有二級緩存功能，所以更新數據和點(diǎn)亮L ED 這兩個(gè)控制過(guò)程可以部分重疊，從而得到圖3 所示的LED顯示屏灰度控制流程。更新第0 位數據時(shí)點(diǎn)亮時(shí)間為512 T 、更新第1 位數據時(shí)點(diǎn)亮時(shí)間為1 T ...依次類(lèi)推，更新第n 位數據時(shí)，控制點(diǎn)亮的時(shí)間為上一次所更新的位所需要的點(diǎn)亮時(shí)間。

　　4、結論

　　討論了一種大屏幕全彩LED 顯示屏設計的掃描控制器設計方案，通過(guò)對“19 場(chǎng)掃描”實(shí)現方法的分析，針對其不足之處，提出了一種新式的逐位點(diǎn)亮灰度控制方法。該控制方法使得在全彩LED 顯示屏的設計中，可以在L ED 的發(fā)光效率和刷新率之間進(jìn)行靈活的調整。本設計采用FP2GA 控制芯片為設計平臺來(lái)完成掃描控制電路的實(shí)現，借助EDA 開(kāi)發(fā)工具，降低了驅動(dòng)電路的設計難度，縮短了項目的開(kāi)發(fā)周期。