EEPW首頁(yè) >>
主題列表 >>
verilog hdl
verilog hdl 文章 進(jìn)入verilog hdl技術(shù)社區
HDL仿真器基于事件的仿真算法
- 目前，HDL仿真器主要有三種實(shí)現算法(機制)：基于時(shí)間的算法(Time-Based)、基于事件的算法(Event-Based，EBS)和基于周期的算法(Cycle-Based，CBS) 基于時(shí)間的算法適合處理連續的時(shí)間及變量，其會(huì )在每一個(gè)時(shí)間點(diǎn)對所有的電路元件進(jìn)行計算。但是，在大部分情況下，每一個(gè)時(shí)間點(diǎn)只有約2%~10%的電路處于活動(dòng)(運行)狀態(tài)，所以該算法效率非常低?！ 』谑录乃惴ㄟm合處理離散的時(shí)間、狀態(tài)和變量。該算法只有在電路狀態(tài)發(fā)生變化時(shí)才進(jìn)行處理，只仿真那些可能引起電路狀態(tài)改變的元件。仿
- 關(guān)鍵字： HDL 仿真器
“老司機”十年FPGA從業(yè)經(jīng)驗總結
- 大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間,至今記得當初第一次在EDA實(shí)驗平臺上完成數字秒表、搶答器、密碼鎖等實(shí)驗時(shí)那個(gè)興奮勁。當時(shí)由于沒(méi)有接觸到HDL硬件描述語(yǔ)言,設計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來(lái)的。 后來(lái)讀研究生,工作陸陸續續也用過(guò)Quartus II、FoundaTIon、ISE、Libero,并且學(xué)習了verilogHDL語(yǔ)言,學(xué)習的過(guò)程中也慢慢體會(huì )到verilog的妙用,原來(lái)一小段語(yǔ)言就能完成復雜的原理圖設計,而且語(yǔ)言的移植性可操作性比原理圖
- 關(guān)鍵字： FPGA Verilog
哈夫曼編碼的HDL實(shí)現
- Huffman編碼是一種可變字長(cháng)的無(wú)損壓縮編碼。根據字符出現的概率得到的可變字長(cháng)編碼表是Huffman編碼的核心。概率低的字符使用較短的編碼，概率高的字符使用的長(cháng)的編碼?！ uffman編碼的具體方法是將序列中的信源符號先按出現的頻次排序，把兩個(gè)最小的頻次相加，作為新的頻次和剩余的頻次重新排序，再把最小的兩個(gè)頻次相加，再重新排序，直到最后變成序列的總長(cháng)度。每次挑出的最小兩個(gè)頻次所對應的信源符號或信源符號集構成二叉樹(shù)的左右兩支，對這左右兩支賦予“0”和“1”的權重。符號的編碼從樹(shù)的根部開(kāi)始一直到達符號
- 關(guān)鍵字： 哈夫曼編碼 HDL
基于verilog實(shí)現哈夫曼編碼的新方法
- 傳統的硬件實(shí)現哈夫曼編碼的方法主要有：預先構造哈夫曼編碼表，編碼器通過(guò)查表的方法輸出哈夫曼編碼[1];編碼器動(dòng)態(tài)生成哈夫曼樹(shù)，通過(guò)遍歷節點(diǎn)方式獲取哈夫曼編碼[2-3]。第一種方法從平均碼長(cháng)角度看，在很多情況下非最優(yōu);第二種方法需要生成完整的哈夫曼樹(shù)，會(huì )產(chǎn)生大量的節點(diǎn)，且需遍歷哈夫曼樹(shù)獲取哈夫曼編碼，資源占用多，實(shí)現較為麻煩。本文基于軟件實(shí)現[4]時(shí)，使用哈夫曼樹(shù)，會(huì )提出一種適用于硬件并行實(shí)現的新數據結構——字符池，通過(guò)對字符池的頻數屬性比較和排序來(lái)決定各個(gè)字符節點(diǎn)在字符池中的歸屬。配置字符池的同時(shí)逐步生成
- 關(guān)鍵字： verilog 哈夫曼編碼 字符池 FPGA 201712
基于Verilog語(yǔ)言的等精度頻率計設計
- 引言 傳統測量頻率的方法主要有直接測量法、分頻測量法、測周法等，這些方法往往只適用于測量一段頻率，當被測信號的頻率發(fā)生變化時(shí)，測量的精度就會(huì )下降。本文提出一種基于等精度原理的測量頻率的方法，在整個(gè)頻率測量過(guò)程中都能達到相同的測量精度，而與被測信號的頻率變化無(wú)關(guān)。本文利用FPGA(現場(chǎng)可編程門(mén)陣列)的高速數據處理能力，實(shí)現對被測信號的測量計數;利用單片機的運算和控制能力，實(shí)現對頻率、周期、脈沖寬度的計算及顯示?！ 〉染葴y量原理等精度測量的一個(gè)最大特點(diǎn)是測量的實(shí)際門(mén)控時(shí)間不是一個(gè)固定值，而
- 關(guān)鍵字： Verilog FPGA
verilog hdl介紹
Verilog HDL是一種硬件描述語(yǔ)言（HDL:Hardware Discription Language），是一種以文本形式來(lái)描述數字系統硬件的結構和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。
Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語(yǔ)言，都是在20世紀80年代中期開(kāi)發(fā)出來(lái)的。前者由Gateway Design Aut [ 查看詳細 ]
verilog hdl電路
verilog hdl相關(guān)帖子
verilog hdl資料下載
verilog hdl專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473