<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> verilog hdl

采用Verilog的數字跑表設計及實(shí)驗

  • 本節通過(guò)Verilog HDL語(yǔ)言編寫(xiě)一個(gè)具有“百分秒、秒、分”計時(shí)功能的數字跑表,可以實(shí)現一個(gè)小時(shí)以?xún)染_至百分之一秒的計時(shí)。
  • 關(guān)鍵字: 計數器  數字跑表  Verilog  

FPGA協(xié)處理器實(shí)現代碼加速的設計

  • 本文主要研究了代碼加速和代碼轉換到硬件協(xié)處理器的方法。我們還分析了通過(guò)一個(gè)涉及到基于輔助處理器單元(APU)的實(shí)際圖像顯示案例的基準數據均衡決策的過(guò)程。該設計使用了在一個(gè)平臺FPGA中實(shí)現的一個(gè)嵌入式PowerPC。
  • 關(guān)鍵字: 協(xié)處理器  代碼加速  HDL  

基于Verilog HDL的I2C總線(xiàn)功能的實(shí)現

  • 簡(jiǎn)述了I2C總線(xiàn)的特點(diǎn);介紹了開(kāi)發(fā)FPGA時(shí)I2C總線(xiàn)模塊的設計思路;給出并解釋了用Verilog HDL實(shí)現部分I2C總線(xiàn)功能的程序,以及I2C總線(xiàn)主從模式下的仿真時(shí)序圖。
  • 關(guān)鍵字: Verilog  I2C  仿真時(shí)序  

基于Verilog的SMBus總線(xiàn)控制器的設計與實(shí)現

  • SMBus是一種高效的同步串行總線(xiàn)。通過(guò)分析SMBus總線(xiàn)協(xié)議,提出了一種運行于基于PCI-Express技術(shù)的橋接芯片上的SMBus控制器的設計方案,并且用Verilog語(yǔ)言描述,最后在A(yíng)ltera公司的FPGA上得以實(shí)現。通過(guò)仿真測試,證明該方法是穩定有效的。
  • 關(guān)鍵字: SMBus總線(xiàn)  Verilog  有限狀態(tài)機  

基于FPGA實(shí)現CPCI數據通信

  • 本文設計的系統采用PLX公司生產(chǎn)的CPCI協(xié)議轉換芯片PCI9054,通過(guò)Verilog HDL語(yǔ)言在FPGA中產(chǎn)生相應的控制信號,完成對數據的快速讀寫(xiě),從而實(shí)現了與CPCI總線(xiàn)的高速數據通信。
  • 關(guān)鍵字: CPCI協(xié)議轉換  Verilog  FPGA  

抗故障攻擊的專(zhuān)用芯片存儲單元設計

  • 在復用檢測和線(xiàn)性校驗碼檢測的基礎上,提出互補存儲、奇偶校驗和漢明碼校驗三種存儲單元的抗故障攻擊防護方案。應用這三種方案,用硬件描述語(yǔ)言Verilog設計了三種抗故障攻擊雙端口RAM存儲器,在A(yíng)ltera 公司的器件EP1C12Q240C8上予以實(shí)現。
  • 關(guān)鍵字: 漢明碼校驗  存儲單元  Verilog  

基于A(yíng)valon-ST接口幀讀取IP核的設計和應用

  • 研究基于A(yíng)valon-ST接口幀讀取的IP核設計應用,通過(guò)Avalon-ST接口將外部存儲中不同格式的幀數據轉化為視頻流輸出。根據Avalon總線(xiàn)協(xié)議及Avalon-ST視頻協(xié)議研究設計方案,使用Verilog HDL語(yǔ)言對模塊進(jìn)行硬件設計,并將實(shí)現的模塊進(jìn)行測試。
  • 關(guān)鍵字: Avalon-ST  IP核  Verilog  

基于FPGA和Verilog的LCD控制器設計

  • 本文選用Xilinx公司的SpananIII系列XC3S200器件,利用硬件描述語(yǔ)言Verilog設計了液晶顯示擰制器,實(shí)現了替代專(zhuān)用集成電路驅動(dòng)控制LCD的作用。
  • 關(guān)鍵字: Verilog  液晶顯示擰制器  LCD  

基于FPGA的3D圖像處理器IP核的實(shí)現

  • LCD顯示屏的應用越來(lái)越廣,數量越來(lái)越多。LCD顯示屏應用廣泛,無(wú)處不在。如家庭各種電器設備。更常見(jiàn)是用于各種公共場(chǎng)合如體育館、廣場(chǎng)等商業(yè)用途。給我們傳遞一種更為直觀(guān)、生動(dòng)的信息。從此我們的生活發(fā)生了巨大改變。巨大的應用巨大的市場(chǎng)帶來(lái)了巨大的商機?;贔PGA的LCD顯示的3D影像是為了LCD顯示屏的信息量更多,滿(mǎn)足人需求。
  • 關(guān)鍵字: IP核  3D圖像處理器  FPGA  LCD  Verilog  

基于至簡(jiǎn)設計法實(shí)現的PWM調制verilog

  •   一、 功能描述  脈沖寬度調制(pulse width modelation)簡(jiǎn)稱(chēng)PWM,利用微處理器的數字輸出來(lái)對模擬電路進(jìn)行控制的一種非常有效的技術(shù),廣泛應用在從測量、通信到功率控制與變換的許多領(lǐng)域中脈沖寬度調制是利用微處理器的數字輸出來(lái)對模擬電路進(jìn)行控制的一種非常有效的技術(shù),廣泛應用在從測量、通信到功率控制與變換的許多領(lǐng)域中?! ≡诒菊碌膽弥锌梢哉J為PWM就是一種方波。如圖所示:       PWM波形圖  上圖是一個(gè)周期為10ms,高電平為
  • 關(guān)鍵字: PWM  verilog  

Verilog HDL硬件描述語(yǔ)言:task和function說(shuō)明語(yǔ)句的區別

  • task和function說(shuō)明語(yǔ)句的區別task和function說(shuō)明語(yǔ)句分別用來(lái)定義任務(wù)和函數。利用任務(wù)和函數可以把一個(gè)很大的程序模塊分解成許多較小的任務(wù)和函數便于理解和調試。輸入、輸出和總線(xiàn)信號的值可以傳入或傳出任務(wù)和函
  • 關(guān)鍵字: function  Verilog  task  HDL    

Verilog HDL設計進(jìn)階:有限狀態(tài)機的設計原理及其代碼風(fēng)格

  • 由于Verilog HDL和 VHDL 行為描述用于綜合的歷史還只有短短的幾年,可綜合風(fēng)格的Verilog HDL 和VHDL的語(yǔ)法只是它們各自語(yǔ)言的一個(gè)子集。又由于HDL的可綜合性研究近年來(lái)非?;钴S,可綜合子集的國際標準目前尚未最后形
  • 關(guān)鍵字: Verilog  HDL  進(jìn)階  代碼    

基于FPGA的自適應均衡器的研究與設計

  • 摘要:近年來(lái),自適應均衡技術(shù)在通信系統中的應用日益廣泛,利用自適應均衡技術(shù)在多徑環(huán)境中可以有效地提高數字接收機的性能。為了適應寬帶數字接收機的高速率特點(diǎn),本文闡述了自適應均衡器的原理并對其進(jìn)行改進(jìn)。最
  • 關(guān)鍵字: 自適應均衡器  寬帶數字接收機  FPGA  Verilog HDL  

基于FPGA的高速長(cháng)線(xiàn)陣CCD驅動(dòng)電路

  • 高速長(cháng)線(xiàn)陣CCD(電荷耦合器)具有低功耗,小體積,高精度等優(yōu)勢,廣泛應用于航天退掃系統中的圖像數據采集。而CCD驅動(dòng)電路設計是CCD正常工作的關(guān)鍵問(wèn)題之一,CCD驅動(dòng)信號時(shí)序是一組相位要求嚴格的脈沖信號,只有時(shí)序信
  • 關(guān)鍵字: CCD  線(xiàn)陣  FPGA  verilog HDL  

對 Verilog 和 VHDL 說(shuō)再見(jiàn)!

  • 上周我跟我同事說(shuō),“ 兩種語(yǔ)言阻礙了嵌入式系統開(kāi)發(fā)人員和軟件工程師借助Zynq SOCs來(lái)提升系統性能。”那就是“Verilog” 和 “VHDL”正如期待那樣,這已經(jīng)得到了解決—因為SD
  • 關(guān)鍵字: Verilog    VHDL    SDSoC  
共200條 5/14 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|

verilog hdl介紹

Verilog HDL是一種硬件描述語(yǔ)言(HDL:Hardware Discription Language),是一種以文本形式來(lái)描述數字系統硬件的結構和行為的語(yǔ)言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。   Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語(yǔ)言,都是在20世紀80年代中期開(kāi)發(fā)出來(lái)的。前者由Gateway Design Aut [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>