<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 一個(gè)合格FPGA 工程師的基本要求

一個(gè)合格FPGA 工程師的基本要求

作者: 時(shí)間:2017-10-13 來(lái)源:網(wǎng)絡(luò ) 收藏

一個(gè)合格的工程師需要掌握哪些知識?這里根據自己的一些心得總結一下,其他朋友可以補充啊。

1.語(yǔ)言及其于硬件電路之間的關(guān)系。

2.器件結構(最好熟練掌握Spartan3,VerTIx4系列的器件結構,及其資源于行為描述方法的關(guān)系。)。

本文引用地址:http://dyxdggzs.com/article/201710/365640.htm

3.開(kāi)發(fā)工具(熟練掌握Synplify,Quartus,ISE,Modelsim)。

4.數字電路(組合電路,觸發(fā)器,特別是D觸發(fā)器構成分頻器,奇數倍分頻占空比為50%,時(shí)序電路,并且能用語(yǔ)言描敘。)。

5.熟悉設計流程(仿真,綜合,布局布線(xiàn),時(shí)序分析)。

6.熟練掌握資源估算(特別是slice,lut,ram等資源的估算)。

7.同步設計原理。

8.熟練掌握基本概念(如建立時(shí)間,保持時(shí)間,流量(即所做設計的波特率)計算,延遲時(shí)間計算(所做FPGA設計),競爭冒險,消除毛刺的方法等等)。

9.具備具體設計經(jīng)驗(對應屆生而言如畢業(yè)設計)。

10.良好的設計思路(流水線(xiàn)設計即熟稱(chēng)打拍子,在速率資源功耗之間的折中考慮)。



關(guān)鍵詞: FPGA Verilog

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>