EEPW首頁(yè) >>
主題列表 >>
verilog hdl
verilog hdl 文章 進(jìn)入verilog hdl技術(shù)社區
實(shí)驗20：步進(jìn)電機2
- 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握步進(jìn)電機技術(shù)與實(shí)現方法；（3）學(xué)習用Verilog HDL行為描述方法描述步進(jìn)電機。實(shí)驗任務(wù)本實(shí)驗的任務(wù)設計一個(gè)步進(jìn)電機運行控制電路，A、B、C、D分別表示步進(jìn)電機的四相繞組，步進(jìn)電機按四相四拍的方式運行。如要求電機正傳時(shí)，控制端T＝1，電機的四相繞組的通電順序為AC—DA—BD—CB—AC……如要求電機反傳時(shí)，控制端T＝0，電機的四相繞組的通電順序為AC—CB—BD—DA—AC……。實(shí)驗原理為了
- 關(guān)鍵字： 步進(jìn)電機 FPGA Lattice Diamond Verilog HDL
實(shí)驗19：步進(jìn)電機1
- 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握步進(jìn)電機的原理和設計方法；（3）學(xué)習用Verilog HDL描述一個(gè)步進(jìn)電機電路。實(shí)驗任務(wù)本實(shí)驗的任務(wù)是設計控制四相繞組的步進(jìn)電機電機正轉、反轉、停止的控制電路。要求如下：電機運轉規律為：正轉30s→停10s→反轉30s→停10s→正轉30s……實(shí)驗原理步進(jìn)電機是將電脈沖信號轉變?yōu)榻俏灰苹蚓€(xiàn)位移的開(kāi)環(huán)控制元步進(jìn)電機件。當電流流過(guò)定子繞組時(shí)，定子繞組產(chǎn)生一矢量磁場(chǎng)。該磁場(chǎng)會(huì )帶動(dòng)轉子旋轉一角度，使得轉
- 關(guān)鍵字： 步進(jìn)電機 FPGA Lattice Diamond Verilog HDL
實(shí)驗18：秒表計數器
- 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握計數器原理；（3）掌握用Verilog HDL數據流和行為級描述寄存器單元的方法。實(shí)驗任務(wù)設計簡(jiǎn)單秒表(60進(jìn)制），并要求帶啟動(dòng)、復位、暫停功能。實(shí)驗原理如下所示，秒表（60進(jìn)制）即顯示從00到59循環(huán)跳轉計數。并且通過(guò)開(kāi)關(guān)設置，達到復位至00，任意時(shí)刻暫停和啟動(dòng)的功能。我們通過(guò)將開(kāi)發(fā)板的12M晶振分頻（參考分頻程序）出1Hz的計時(shí)頻率，實(shí)現秒鐘的效果。將clk_1s的上升沿作為觸發(fā)信號計時(shí)。通過(guò)
- 關(guān)鍵字： 秒表計數器 FPGA Lattice Diamond Verilog HDL
實(shí)驗17：分頻器
- 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握分頻器原理；（3）學(xué)習用Verilog HDL行為級描述時(shí)序邏輯電路。實(shí)驗任務(wù)設計一個(gè)任意整數分頻器。實(shí)驗原理時(shí)鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設計中使用頻率非常高的基本設計之一。一般在FPGA中都有集成的鎖相環(huán)可以實(shí)現各種時(shí)鐘的分頻和倍頻設計，但是通過(guò)語(yǔ)言設計進(jìn)行時(shí)鐘分頻是最基本的訓練，在對時(shí)鐘要求不高的設計時(shí)也能節省鎖相環(huán)資源。在本實(shí)驗中我們將實(shí)現任意整數的分頻器，分頻
- 關(guān)鍵字： 分頻器 FPGA Lattice Diamond Verilog HDL
實(shí)驗16：扭環(huán)形計數器
- 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握扭環(huán)形計數器原理；（3）學(xué)習用Verilog HDL行為級描述時(shí)序邏輯電路。實(shí)驗任務(wù)設計一個(gè)右移扭環(huán)形計數器。實(shí)驗原理將移位寄存器的輸出非q0連接到觸發(fā)器q3的輸入，這樣就構成了一個(gè)扭環(huán)形計數器。初始化復位時(shí)，給q0一個(gè)初值0000，則在循環(huán)過(guò)程中依次為：000010001100111011110111001100010000。Verilog HDL建模描述用行為級描述右移扭環(huán)形計數器程序清單tw
- 關(guān)鍵字： 扭環(huán)形計數器 FPGA Lattice Diamond Verilog HDL
實(shí)驗15：環(huán)形計數器
- 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握環(huán)形計數器原理；（3）學(xué)習用Verilog HDL行為級描述時(shí)序邏輯電路。實(shí)驗任務(wù)設計一個(gè)4位右循環(huán)一個(gè)1的環(huán)形計數器。實(shí)驗原理將移位寄存器的輸出q0連接到觸發(fā)器q3的輸入，并且在這4個(gè)觸發(fā)器中只有一個(gè)輸出為1，另外3個(gè)為0，這樣就構成了一個(gè)環(huán)形計數器。初始化復位時(shí)，給q0一個(gè)置位信號，則唯一的1將在環(huán)形計數器中循環(huán)移位，每4個(gè)時(shí)鐘同期輸出一個(gè)高電平脈沖。Verilog HDL建模描述用行為級描述
- 關(guān)鍵字： 環(huán)形計數器 FPGA Lattice Diamond Verilog HDL
實(shí)驗14：移位寄存器
- 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握移位寄存器原理；（3）學(xué)習用Verilog HDL行為級描述時(shí)序邏輯電路。實(shí)驗任務(wù)本實(shí)驗的任務(wù)是設計一個(gè)7位右移并行輸入、串行輸出的移位寄存器。實(shí)驗原理如果將多個(gè)觸發(fā)器級聯(lián)就構成一個(gè)多位的移位寄存器，如下圖所示，是以4位移位寄存器為例的邏輯電路圖，其中的LD/SHIFT是一個(gè)置數/移位控制信號。當LD/SHIFT為1時(shí)，在CP作用下，從輸入端A、B、C、D并行接收數據；當LD/SHIFT為0時(shí)，在
- 關(guān)鍵字： 移位寄存器 FPGA Lattice Diamond Verilog HDL
實(shí)驗13：JK觸發(fā)器
- 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握JK觸發(fā)器原理；（3）學(xué)習用Verilog HDL語(yǔ)言行為機描述方法描述JK觸發(fā)器電路。實(shí)驗任務(wù)本實(shí)驗的任務(wù)是設計一個(gè)JK觸發(fā)器實(shí)驗原理帶使能端RS鎖存器的輸入端R=S=1時(shí)，鎖存器的次態(tài)不確定，這一因素限制了其應用。為了解決這個(gè)問(wèn)題，根據雙穩態(tài)元件兩個(gè)輸出端互補的特點(diǎn)，用Q和非Q反饋控制輸入信號，并用J代替S,用K代替R,構成了J-K鎖存器。Verilog HDL建模描述用行為級描述實(shí)現的帶異步
- 關(guān)鍵字： JK觸發(fā)器 FPGA Lattice Diamond Verilog HDL
實(shí)驗12：邊沿觸發(fā)的D觸發(fā)器
- 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握D觸發(fā)器原理；（3）學(xué)習用Verilog HDL語(yǔ)言行為機描述方法描述D觸發(fā)器電路。實(shí)驗任務(wù)本實(shí)驗的任務(wù)是描述一個(gè)帶有邊沿觸發(fā)的同步D觸發(fā)器電路，并通過(guò)STEP FPGA開(kāi)發(fā)板的12MHz晶振作為觸發(fā)器時(shí)鐘信號clk，撥碼開(kāi)關(guān)的狀態(tài)作為觸發(fā)器輸入信號d，觸發(fā)器的輸出信號q和~q，用來(lái)分別驅動(dòng)開(kāi)發(fā)板上的LED，在clk上升沿的驅動(dòng)下，當撥碼開(kāi)關(guān)狀態(tài)變化時(shí)LED狀態(tài)發(fā)生相應變化。實(shí)驗原理從D觸發(fā)器的特
- 關(guān)鍵字： D觸發(fā)器 FPGA Lattice Diamond Verilog HDL
實(shí)驗11：RS觸發(fā)器
- 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握RS觸發(fā)器原理；（3）學(xué)習用Verilog HDL語(yǔ)言行為級描述方法描述RS觸發(fā)器電路。實(shí)驗任務(wù)本實(shí)驗的任務(wù)是描述一個(gè)RS觸發(fā)器電路，并通過(guò)STEP FPGA開(kāi)發(fā)板的12MHz晶振作為觸發(fā)器時(shí)鐘信號clk，撥碼開(kāi)關(guān)的狀態(tài)作為觸發(fā)器輸入信號S,R，觸發(fā)器的輸出信號Q和非Q，用來(lái)分別驅動(dòng)開(kāi)發(fā)板上的LED，在clk上升沿的驅動(dòng)下，當撥碼開(kāi)關(guān)狀態(tài)變化時(shí)LED狀態(tài)發(fā)生相應變化。實(shí)驗原理基本RS觸發(fā)器可以由兩
- 關(guān)鍵字： RS觸發(fā)器 FPGA Lattice Diamond Verilog HDL
實(shí)驗10：七段數碼管
- 1. 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握數碼管驅動(dòng)；（3）學(xué)習用Verilog HDL描述數碼管驅動(dòng)電路。2. 實(shí)驗任務(wù)在數碼管上顯示數字。3. 實(shí)驗原理數碼管是工程設計中使用很廣的一種顯示輸出器件。一個(gè)7段數碼管（如果包括右下的小點(diǎn)可以認為是8段）分別由a、b、c、d、e、f、g位段和表示小數點(diǎn)的dp位段組成。實(shí)際是由8個(gè)LED燈組成的，控制每個(gè)LED的點(diǎn)亮或熄滅實(shí)現數字顯示。通常數碼管分為共陽(yáng)極數碼管和共陰極數碼管，結構如下圖
- 關(guān)鍵字： 七段數碼管 FPGA Lattice Diamond Verilog HDL
一文看懂VHDL和Verilog有何不同
- 當前最流行的硬件設計語(yǔ)言有兩種，即 VHDL 與 Verilog HDL，兩者各有優(yōu)劣，也各有相當多的擁護者。VHDL 語(yǔ)言由美國軍方所推出，最早通過(guò)國際電機工程師學(xué)會(huì )(IEEE)的標準，在北美及歐洲應用非常普遍。而 Verilog HDL 語(yǔ)言則由 Gateway 公司提出，這家公司輾轉被Cadence所購并，并得到Synopsys的支持。在得到這兩大 EDA 公司的支持后，也隨后通過(guò)了 IEEE 標準，在美國、日本及中國臺灣地區使用非常普遍?！ ∥覀儼堰@兩種語(yǔ)言具體比較下： 1.整體結構 點(diǎn)評
- 關(guān)鍵字： VHDL Verilog
verilog hdl介紹
Verilog HDL是一種硬件描述語(yǔ)言（HDL:Hardware Discription Language），是一種以文本形式來(lái)描述數字系統硬件的結構和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。
Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語(yǔ)言，都是在20世紀80年代中期開(kāi)發(fā)出來(lái)的。前者由Gateway Design Aut [ 查看詳細 ]
verilog hdl電路
verilog hdl相關(guān)帖子
verilog hdl資料下載
verilog hdl專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473