HDL仿真器基于事件的仿真算法

　　目前，HDL仿真器主要有三種實(shí)現算法(機制)：基于時(shí)間的算法(Time-Based)、基于事件的算法(Event-Based，EBS)和基于周期的算法(Cycle-Based，CBS)

　　基于時(shí)間的算法適合處理連續的時(shí)間及變量，其會(huì )在每一個(gè)時(shí)間點(diǎn)對所有的電路元件進(jìn)行計算。但是，在大部分情況下，每一個(gè)時(shí)間點(diǎn)只有約2%~10%的電路處于活動(dòng)(運行)狀態(tài)，所以該算法效率非常低。

　　基于事件的算法適合處理離散的時(shí)間、狀態(tài)和變量。該算法只有在電路狀態(tài)發(fā)生變化時(shí)才進(jìn)行處理，只仿真那些可能引起電路狀態(tài)改變的元件。仿真器響應輸入引腳上的事件，并將值在電路中向前傳播。目前來(lái)說(shuō)，該算法效率最高，且應用最為廣泛，大部分的商業(yè)仿真器都是基于該種算法進(jìn)行開(kāi)發(fā)的。用某仿真器廠(chǎng)家的宣傳語(yǔ)，就是“Evaluate When Necessary”。

　　基于周期的仿真算法以時(shí)鐘周期為處理單位(與時(shí)間無(wú)關(guān))。其旨在時(shí)鐘邊沿進(jìn)行計算，不管時(shí)鐘周期內的時(shí)序，且只是用兩值邏輯(0和1)。該算法主要針對的是大規模設計(尤其是數字IC設計)，且只能應用于同步電路。

　　下面詳細介紹一下基于事件的仿真算法：

　　仿真器在編譯數據結構時(shí)建立一個(gè)事件隊列;

　　只有當前時(shí)間片中所有事件都處理完成之后，時(shí)間才能向前;

　　仿真從時(shí)間0開(kāi)始，而且時(shí)輪只能向前推進(jìn)。只有時(shí)間0的時(shí)間處理完后才能進(jìn)入下一時(shí)間片;

　　在同一個(gè)時(shí)間片內發(fā)生的事件在硬件上是并行的;

　　理論上時(shí)間片可以無(wú)限，但實(shí)際上受硬件(如電腦的CPU等)和軟件(如該仿真軟件是否支持多線(xiàn)程技術(shù)等)的限制。

　　而基于周期的算法只會(huì )在時(shí)鐘的邊沿來(lái)計算組合邏輯的輸出結果，因此基于周期的算法速度更快，內存的使用效率更高。同時(shí)，因為基于周期的算法不允許進(jìn)行嚴格的時(shí)間約束，所以其仿真時(shí)間精度沒(méi)有基于事件的算法高(since cycle-based simulators do not allow detailed timing specificity, they are not as accurate. )?；谥芷诘乃惴ǖ脑韴D，如下圖所示：

　　基于事件的算法，基于周期的算法和傳統的電路仿真軟件SPICE的比較圖：

　　目前基于事件的算法的仿真器(EBS Simulator)主要有：

　　Modelsim、ActiveHDL、NC-Verilog、Verilog-XL、VCS(Verilog)、Scirocco(VHDL)等。

　　基于周期的算法的仿真器(CBS Simulator)主要有：

　　Modelsim、Synopsys Cobra等。

　　其中Modelsim同時(shí)支持EBS和CBS。