risc-soc 文章進(jìn)入risc-soc技術(shù)社區

比科奇PC802 5G小基站SoC與世炬網(wǎng)絡(luò )5G協(xié)議棧實(shí)現對接

5G小基站基帶芯片和電信級軟件提供商比科奇(Picocom)宣布，其業(yè)界首款專(zhuān)為滿(mǎn)足包括Open RAN等標準而設計的4G/5G小基站基帶芯片（SoC）PC802已于近日完成與世炬網(wǎng)絡(luò )5G協(xié)議棧的對接調試，再一次證實(shí)了PC802可為5G小基站設備開(kāi)發(fā)商和協(xié)議棧軟件提供商等伙伴提供的價(jià)值，包括高性能、高經(jīng)濟性和低功耗等特性，基于該基帶SoC的5G小基站產(chǎn)品可以卓越的綜合性能和多元化的形態(tài)來(lái)滿(mǎn)足移動(dòng)通信市場(chǎng)多樣化的、不斷演進(jìn)的需求。已于2021年12月上市并隨即獲得數十家客戶(hù)采用的PC802是業(yè)界首款專(zhuān)為5G
關(guān)鍵字：比科奇 5G小基站 SoC 世炬網(wǎng)絡(luò ) 5G協(xié)議棧

高通驍龍 8 Gen 2 芯片架構及 CPU 頻率曝光：性能總體提升 10%

IT之家 9 月 28 日消息，預計高通將在今年 11 月發(fā)布驍龍 8 Gen 2 新旗艦芯片平臺，而小米等新一代旗艦手機也將在 11 月發(fā)布。據微博博主 @i 冰宇宙爆料稱(chēng)，高通驍龍 8 Gen 2 （SM8550 ）芯片采用 1+2+2+3 架構，目前看到的 CPU 頻率是 2.84Hz、2.4GHz、2.4Ghz 和 1.8GHz。該博主還透露，驍龍 8 Gen 2 性能總體上提升 10%，能效比不錯。IT之家獲悉，目前搭載驍龍 8 Gen 2 芯片的小米 13 系列
關(guān)鍵字：高通驍龍 SoC

RISC-V CPU架構的春天！蘋(píng)果嵌入式核心要全面拋棄Arm

　　RISC-V一直被視為x86、Arm之外最有潛力的第三大CPU架構，尤其是其免授權、開(kāi)源的特性有著(zhù)知名的誘惑力?！　「鶕雽w分析機構SemiAnalysis的消息，蘋(píng)果正準備將其嵌入式核心的架構從Arm轉向RISC-V?！　『褪忻嫔系拇蠖鄶礢oC芯片類(lèi)似，蘋(píng)果M1、M2系列處理器之中除了負責操作系統、用戶(hù)程序運行的主核心，還有大量的嵌入式輔助核心，M1里就有30多個(gè)?！　∷鼈兒筒僮飨到y、應用程序無(wú)關(guān)，而是有著(zhù)各自的獨立任務(wù)，比如控制Wi-Fi和藍牙、雷電接口、觸摸板、閃存芯片等等，并且都有自己的固件
關(guān)鍵字： RISC-V ARM

Arm 高管：我們尊重 RISC-V，但它還不算競爭對手

　　9月19日消息，Arm近日推出了下一代數據中心芯片技術(shù)Neoverse V2。在新聞發(fā)布會(huì )上，Arm產(chǎn)品解決方案副總裁Dermot O"Driscoll回答了關(guān)于RISC-V的提問(wèn)?！　ermot O"Driscoll首先承認了RISC-V正在推動(dòng)與英國芯片設計師的“一些競爭”，并表示“它可以幫助我們所有人集中注意力并確保我們做得更好”?！　〗又?zhù)，O"Driscoll強調了Arm的知識產(chǎn)權、許可、客戶(hù)關(guān)系和軟件生態(tài)系統的實(shí)力，稱(chēng)雖然RISC-V自2010年以來(lái)一直存在，
關(guān)鍵字： RISC-V ARM

新版編程語(yǔ)言Java 19正式發(fā)布：增加支持RISC-V架構和虛擬線(xiàn)程

　　本周，Oracle（甲骨文）正式發(fā)布了最新版本的編程語(yǔ)言Java 19和JDK 19?！　∨c此同時(shí)，開(kāi)源版本的OpenJDK 19也可以在基于GNU v2通用許可下從甲骨文獲取?！　∽罱鼛啄?，Java多次登上TIBOE編程排行榜榜首，即便Python勢頭猛如虎，卻依然能保持在前三位置?！　ava 19距離Java 18過(guò)去了6個(gè)月，距離Java 17正好過(guò)去一年。實(shí)際上，甲骨文承諾是每年3月和9月更新Java版本，這一次依然做到履約，沒(méi)有跳票?！　?，Java 19帶來(lái)了7個(gè)JEP（JDK特性新增
關(guān)鍵字： RISC-V Java

RISC-V將贏(yíng)得下一輪架構之爭？

　　在全球市場(chǎng)上，芯片指令集呈現雙寡頭格局，基于X86和ARM架構的處理器長(cháng)期占據絕大多數市場(chǎng)份額，X86架構在PC及服務(wù)器市場(chǎng)一家獨大，移動(dòng)市場(chǎng)則由ARM架構一統江湖?！　≡谶@樣一個(gè)格局中，中下游廠(chǎng)商大多只能在這二者之間選擇，但是ARM授權費用昂貴，傳統X86的授權又過(guò)于復雜，業(yè)界一直期待在CPU架構領(lǐng)域能有更多選擇?！　‰S著(zhù)AIoT時(shí)代的到來(lái)，RISC-V架構開(kāi)放、靈活、模塊化，特別適合滿(mǎn)足AIoT市場(chǎng)場(chǎng)景碎片化、差異化的市場(chǎng)需求，產(chǎn)業(yè)界普遍認為它有望成為下一代廣泛應用的處理器架構。Semico Re
關(guān)鍵字： RISC-V X86 ARM

既有X86與ARM，為何RISC-V還能受汽車(chē)青睞？

　　在軟件圈有一個(gè)梗：十年的老代碼，你敢動(dòng)？　　這個(gè)故事具體情形是：當新入職的同事被告知維護老產(chǎn)品時(shí)，看著(zhù)代碼包就像是在霧里看花，當他去問(wèn)資歷更老的同事就會(huì )發(fā)現，幾經(jīng)輪回已經(jīng)沒(méi)有人懂具體邏輯是什么樣的，原作者也不知道已經(jīng)跳了幾家公司，于是他沒(méi)有辦法，只能在外邊包一層，交付新功能?！　∵@，就是歷史的包袱?！　ISC-V的優(yōu)勢就在于，作為后起之秀，它靈活、精簡(jiǎn)、開(kāi)發(fā)成本也更低?！　‖F在的汽車(chē)，作為“輪子上的計算機”，它需要囊括的已不只是被動(dòng)安全，信息娛樂(lè )已經(jīng)成為汽車(chē)制造的新需求，軟件定義汽車(chē)已是它的新方向。
關(guān)鍵字： RISC-V X86 ARM 汽車(chē)

RISC-V：打造中國處理器新繁榮時(shí)代

上海視道電子科技有限公司是一家從事互聯(lián)網(wǎng)多媒體通訊技術(shù)的研發(fā)、銷(xiāo)售及服務(wù)的高新技術(shù)企業(yè)，憑借深厚的行業(yè)背景和精干的技術(shù)實(shí)力，專(zhuān)業(yè)從事視頻會(huì )議系統配件的研發(fā)、設計、生產(chǎn)和銷(xiāo)售。產(chǎn)品涵蓋了視頻會(huì )議攝像機、視頻采集設備、全向麥克風(fēng)、回音消除器、會(huì )議電話(huà)，以及輔助配件等系列，擁有不同市場(chǎng)定位的產(chǎn)品型號，滿(mǎn)足客戶(hù)的一站式采購需求。視道科技堅持產(chǎn)品的自我創(chuàng )新精神，學(xué)習知名品牌的精髓，融入各款產(chǎn)品的設計。為拓展企業(yè)的長(cháng)期發(fā)展優(yōu)勢，視道科技更積極向產(chǎn)品的產(chǎn)業(yè)鏈上游延伸，目前，已具備攝像機機芯的自給自足能力。同時(shí)，視道科技
關(guān)鍵字： RISC-V 中國峰會(huì )

要上天的RISC-V到底落地了哪些應用？躍昉攜合作伙伴秀出案例

近日，美國國家航空航天局（NASA）宣布基于RISC-V架構打造下一代高性能航天計算芯片的消息瞬間出圈，一時(shí)將RISC-V再次推向聚光燈下。事實(shí)上，在上天之前，基于自身低功耗、低成本、靈活可擴展、安全可靠等優(yōu)勢的RISC-V就已在較多領(lǐng)域落地。前不久，RISC-V生態(tài)的積極共建者，高端工業(yè)物聯(lián)芯片解決方案的引領(lǐng)者躍昉科技就發(fā)布了業(yè)內首款定位高端工業(yè)應用的RISC-V SoC芯片NB2，并在同期推出多項基于NB2的落地應用案例，覆蓋智慧物流、智慧城市、數據安全等多個(gè)領(lǐng)域，引發(fā)廣泛關(guān)注。這一系列方案在解決中國
關(guān)鍵字： RISC-V 躍昉智慧物流

瑞薩電子推出全新電機控制ASSP解決方案，擴展其卓越的RISC-V嵌入式處理產(chǎn)品組合

全球半導體解決方案供應商瑞薩電子近日宣布，率先推出業(yè)界專(zhuān)為先進(jìn)電機控制系統優(yōu)化的RISC-V MCU——R9A02G020，全新產(chǎn)品使用戶(hù)無(wú)需投入開(kāi)發(fā)成本，即可受益于電機控制應用的即用型交鑰匙解決方案。借助預編程的ASSP，用戶(hù)可以縮短上市時(shí)間并降低成本，從而節省RISC-V相關(guān)的工具及軟件投資。新款解決方案的目標應用包括家居/樓宇自動(dòng)化、醫療保健設備、家用電器、無(wú)人機等。瑞薩在推動(dòng)RISC-V嵌入式處理解決方案領(lǐng)域發(fā)揮了引領(lǐng)作用，不久前推出了基于64位RISC-V CPU的通用RZ/Five MPU，并
關(guān)鍵字：瑞薩電子電機控制 RISC-V 嵌入式處理

RISC-V 沖出地球：SiFive 將為 NASA 下一代高性能航天計算提供處理器

IT之家 9 月 7 日消息，美國知名 RISC-V 芯片設計廠(chǎng)商 SiFive 公司今天宣布，其已被美國國家航空航天局 (NASA) 選中，為其下一代高性能航天計算 (HPSC) 處理器提供核心 CPU。HPSC 預計將被用于幾乎所有未來(lái)的太空任務(wù)，從行星探索到月球和火星表面任務(wù)，該處理器將根據 NASA 與 SiFive 和 Microchip 簽訂的為期三年、價(jià)值 5,000 萬(wàn)美元的合約進(jìn)行開(kāi)發(fā)。據介紹，HPSC 將使用一個(gè) 8 核的 SiFive Intelligence X280 R
關(guān)鍵字： RISC-V 航天

Codasip加入Intel Pathfinder for RISC-V設計支持計劃

德國慕尼黑，2022 年 8 月31日 – 處理器設計自動(dòng)化和可定制RISC-V處理器知識產(chǎn)權（IP）的領(lǐng)導者Codasip日前宣布，將通過(guò) Intelò Pathfinder for RISC-V*計劃專(zhuān)業(yè)版提供其 32 位IP核 L31。通過(guò)加入該計劃，Codasip 正在通過(guò)使用英特爾的FPGA 使其屢獲殊榮的嵌入式 RISC-V 技術(shù)更易于用于原型設計、量產(chǎn)設計或研究目的。在SoC的設計過(guò)程中，利用FPGA進(jìn)行架構探索和了解 IP 的不同配置和組合大有裨益，特別是在 SoC 開(kāi)發(fā)周期的早期階段。英
關(guān)鍵字： Codasip Intel Pathfinder for RISC-V

消息稱(chēng)谷歌第三代 Tensor 處理器將由三星代工，采用 3nm 制程工藝

8 月 31 日消息，據國外媒體報道，谷歌已決定將用于下一代智能手機 Pixel 8 的 Tensor 應用處理器，交由三星電子采用 3nm 制程工藝代工，預計在明年下半年推出。從外媒的報道來(lái)看，交由三星電子代工，也將繼續加強兩家公司在智能手機應用處理器上的合作。谷歌智能手機此前采用的是高通的處理器，但在三星電子的支持下，他們成功研發(fā)出了 Tensor 處理器，并在 2021 年首次用于 Pixel 6 智能手機。用于 Pixel 8 的，將是第三代 Tensor 處理器，也是由谷歌和三星電子聯(lián)合研發(fā)的。
關(guān)鍵字：谷歌 SoC 三星 3nm

從MCU到SoC：繁榮和現實(shí)

這篇，主要科普科普MCU和SoC的關(guān)系。從2021年初開(kāi)始的“缺芯”，到目前為止還沒(méi)有完全緩解。而一輛傳統汽車(chē)上少則有40多種芯片，多則達到150多種。此外，一輛新能源汽車(chē)上要超過(guò)300顆芯片。那么，“缺芯”缺什么？恐怕很多人說(shuō)不上來(lái)。實(shí)際上，汽車(chē)上缺的主要是ECU，而從更基礎、更微觀(guān)的層面來(lái)說(shuō)，缺的是MCU（Micro Control Unit，微控制單元），也就是所謂的單片機。簡(jiǎn)單來(lái)說(shuō)，MCU就是在CPU（這個(gè)就不用解釋了吧？）的基礎上，增加了存儲器RAM和ROM、計數器/定時(shí)器及I/O接口，將它們集
關(guān)鍵字： MCU SoC 8位MCU

阿里發(fā)布芯片平臺“無(wú)劍600”，RISC-V跨入2GHz高性能應用新時(shí)代

8月24日，在2022 RISC-V中國峰會(huì )上，阿里平頭哥發(fā)布首個(gè)高性能RISC-V芯片平臺“無(wú)劍600”及SoC原型“曳影1520”，首次兼容龍蜥Linux操作系統并成功運行LibreOffice，刷新全球RISC-V一系列紀錄?；跓o(wú)劍600軟硬件全棧平臺，開(kāi)發(fā)者和廠(chǎng)商可快速開(kāi)發(fā)RISC-V芯片，推動(dòng)邁向2GHz高性能RISC-V邊、云應用新時(shí)代。 RISC-V架構簡(jiǎn)潔、靈活、開(kāi)放，已成為業(yè)界主流架構之一。盡管RISC-V發(fā)展潛力巨大，但相關(guān)軟硬件技術(shù)和生態(tài)未完全成熟，應用主要集中在中低端的
關(guān)鍵字：阿里芯片平臺無(wú)劍600 RISC-V