Codasip加入Intel Pathfinder for RISC-V設計支持計劃
加入技術(shù)交流群
德國慕尼黑，2022 年 8 月31日 – 處理器設計自動(dòng)化和可定制RISC-V處理器知識產(chǎn)權（IP）的領(lǐng)導者Codasip日前宣布，將通過(guò) Intel Pathfinder for RISC-V*計劃專(zhuān)業(yè)版提供其 32 位IP核 L31。通過(guò)加入該計劃，Codasip 正在通過(guò)使用英特爾的FPGA 使其屢獲殊榮的嵌入式 RISC-V 技術(shù)更易于用于原型設計、量產(chǎn)設計或研究目的。
本文引用地址：http://dyxdggzs.com/article/202209/437891.htm
在SoC的設計過(guò)程中，利用FPGA進(jìn)行架構探索和了解 IP 的不同配置和組合大有裨益，特別是在 SoC 開(kāi)發(fā)周期的早期階段。英特爾此前剛剛宣布了其Pathfinder for RISC-V計劃，提供了一個(gè)利用其FPGA板卡對接RISC-V處理器和外設 IP 的通用環(huán)境。
“FPGA 是電子行業(yè)中進(jìn)行原型設計和實(shí)現量產(chǎn)的重要組成部分，”Codasip 首席營(yíng)銷(xiāo)官 Rupert Baines 表示?！拔覀儦g迎英特爾對該計劃的投資，該公司對 RISC-V 的明確承諾將使整個(gè) RISC-V 生態(tài)系統受益。我們很榮幸成為這項倡議的一部分，從而助力我們的客戶(hù)在開(kāi)發(fā)他們的RISC-V SoC時(shí)可以利用英特爾?的FPGA?！?/p>
英特爾 RISC-V投資基金總經(jīng)理 Vijay Krishnan 說(shuō)道：“RISC-V 的快速發(fā)展為構建產(chǎn)品和解決方案開(kāi)辟了新途徑。我們正在努力圍繞一個(gè)共同的愿景去激勵RISC-V生態(tài)系統，以加速其部署進(jìn)程。為了實(shí)現這一目標，我們很高興看到 Codasip 通過(guò)Intel Pathfinder for RISC-V賦能其處理器 IP?！?/p>
同理，最好在設計周期的早期階段就開(kāi)始開(kāi)發(fā)軟件。該計劃包括一個(gè)統一的集成開(kāi)發(fā)環(huán)境（IDE） 和軟件協(xié)議棧，該軟件協(xié)議棧包括軟件工具鏈和常用操作系統，從而為嵌入式軟件開(kāi)發(fā)人員提供必需支持。
有關(guān)Intel Pathfinder for RISC-V的更多信息，請訪(fǎng)問(wèn)：https://pathfinder.intel.com/
在合作項目中，英特爾 FPGA 板卡和英特爾軟件協(xié)議?？梢耘cCodasip L31 RISC-V IP核的位圖文件結合使用。這有利于物聯(lián)網(wǎng)（IoT）和邊緣 AI 等應用程序的開(kāi)發(fā)人員。
用于英特爾 FPGA 的 L31 位圖文件可從 Codasip 網(wǎng)站下載： https://codasip.com/codasip-l31-risc-v-core-on-intel-pathfinder/
Codasip L31 是一款 32 位嵌入式 RISC-V處理器核，該IP核支持 RV32IMCB 指令集。該內核擁有3 級流水線(xiàn)和一系列配置選項，包括高速緩存和緊密耦合的存儲器。
關(guān)于Codasip
Codasip提供領(lǐng)先的RISC-V處理器IP和高級處理器設計工具，為IC設計者提供RISC-V開(kāi)放ISA的所有優(yōu)勢，以及定制處理器IP的獨特能力。作為RISC-V國際組織的創(chuàng )始成員和基于LLVM和GNU的處理器解決方案的長(cháng)期供應商，Codasip致力于為嵌入式和應用處理器提供開(kāi)放標準。Codasip成立于2014年，總部位于德國慕尼黑，目前在歐洲設有多個(gè)研發(fā)中心，銷(xiāo)售代表遍布全球。
評論