<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> ip核

基于SoPC的SD卡控制器IP核的設計

  • 摘要:針對目前在嵌入式平臺中使用SD卡控制器專(zhuān)用芯片價(jià)格昂貴、軟件模擬SPI時(shí)序控制讀寫(xiě)速度較慢的問(wèn)題...
  • 關(guān)鍵字: 控制器  IP核  Quartus  II  

基于FPGA IP核的線(xiàn)性調頻信號脈沖壓縮

  • 近年來(lái),隨著(zhù)現場(chǎng)可編程門(mén)陣列(FPGA)在雷達信號處理中的廣泛應用以及FPGA芯片技術(shù)的發(fā)展,為大家提供了一種較好...
  • 關(guān)鍵字: 調頻信號  IP核  脈沖壓縮  

線(xiàn)性調頻信號基于FPGA IP核的脈沖壓縮設計

  • 摘要:為實(shí)現線(xiàn)性調頻信號的數字脈沖壓縮,設計一個(gè)FPGA硬件平臺,并著(zhù)重提出一種基于FPGA IP核的脈沖壓縮設計方法。針對脈沖壓縮進(jìn)行了理論分析和Matlab仿真,設計完成后對系統軟、硬件進(jìn)行了全面測試,并根據實(shí)測數
  • 關(guān)鍵字: FPGA  線(xiàn)性調頻信號  IP核  脈沖壓縮    

萊迪思和FLEXIBILIS推出首個(gè)FPGA以太網(wǎng)交換IP核

  • 萊迪思半導體公司(NASDAQ: LSCC)和Flexibilis Oy今日宣布了即可獲取Flexibilis以太網(wǎng)交換(FES)IP核。三速(10Mbps/100Mbps/1Gbps)FES IP核工作在以太網(wǎng)第2層,每個(gè)端口具有Gigabit的轉換能力。支持Gigabit光纖和Gigabit雙絞線(xiàn)銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達每端口四個(gè)隊列。
  • 關(guān)鍵字: LSCC  FES – HSR IP核  

Tensilica成首家獲DTS廣播認證的音頻IP核供應商

  •   Tensilica日前宣布,成為首家獲得DTS廣播和DTS DMP(數字媒體播放器)認證的音頻IP(自主知識產(chǎn)權)核供應商。該項認證基于Tensilica HiFi 2和HiFi EP音頻DSP(數字信號處理器)IP核以及優(yōu)化的軟件程序,為開(kāi)發(fā)人員提供了經(jīng)過(guò)驗證的SoC(片上系統)解決方案,可縮短新的全兼容設計的面市時(shí)間。Tensilica也曾于2009年9月成為首家獲得DTS-HD Master Audio認證的IP核供應商。
  • 關(guān)鍵字: Tensilica  IP核  

智能卡控制器IP核的設計與實(shí)現

  • 摘要:本文介紹了一款兼容ISO7816-3協(xié)議的智能卡控制器IP核。該IP核能實(shí)現對智能卡的探測、電源管理、復位和...
  • 關(guān)鍵字: ASIC  ISO7816  智能卡  IP核  Verilog  語(yǔ)言  

SOPC設計中自定義IP的開(kāi)發(fā)

  • 1? SOPC技術(shù)與IP核 SOPC的主要思想是提供一個(gè)IP庫,用戶(hù)從IP庫中選擇IP核來(lái)組裝系統,因此IP核是SOPC設計的關(guān)鍵技術(shù)之一。雖然IP核一詞在眾多場(chǎng)合被使用,但它并沒(méi)有一個(gè)統一的定義。從概念上可以這樣理解它:IP核是指將一些在數字電路中常用但比較復雜的功能塊,如FIR濾波器、SDRAM控制器、UART控制器等設計成可修改參數的模塊,讓其他用戶(hù)可以直接調用這些模塊,這樣就大大減輕了工程師的負擔,避免重復勞動(dòng),縮短系統開(kāi)發(fā)時(shí)間。
  • 關(guān)鍵字: SOPC  IP核  

Tensilica授權富士通音頻、基帶DSP和數據處理器IP核

  •   Tensilica日前宣布,富士通與Tensilica簽署了一項多年的合作協(xié)議,授權富士通使用音頻、基帶DSP(數字信號處理器)和數據處理器(DPU)IP核,Tensilica DPU IP核結合了高性能DSP和嵌入式控制處理器的功能,在相同的功耗水平下,可以提供超乎普通DSP和嵌入式控制處理器數十倍的性能。該協(xié)議賦予富士通所有部門(mén)使用Tensilica IP核的權限?!?/li>
  • 關(guān)鍵字: Tensilica  DSP  IP核  

和芯微電子堅持高效、專(zhuān)注和精細

  •   作為IP核研發(fā)企業(yè),和芯微電子也越來(lái)越關(guān)注企業(yè)在戰略性新興產(chǎn)業(yè)中的發(fā)展,例如,我們會(huì )關(guān)注物聯(lián)網(wǎng)與移動(dòng)互聯(lián)對于接口的廣泛需求,并強化USB3.0IP核和SATA高速串行接口的研發(fā)工作,這兩方面在未來(lái)會(huì )有較多的需求。另外,觸摸屏也是我們比較關(guān)注的領(lǐng)域。這些領(lǐng)域對于傳輸速率、功耗、穩定性方面有著(zhù)各自的差異化需求,我們也力爭在這幾個(gè)指標上做到最好。   
  • 關(guān)鍵字: 和芯微電子  IP核  

IP核是我國IC產(chǎn)業(yè)發(fā)展的重中之重

  •   IP(Intellectual Property)核是指集成電路設計中預先設計、驗證好的功能模塊,由于性能高、功耗低、技術(shù)密集度高、知識產(chǎn)權集中、商業(yè)價(jià)值昂貴,是集成電路設計產(chǎn)業(yè)的最關(guān)鍵產(chǎn)業(yè)要素和競爭力體現。隨著(zhù)超大規模集成電路設計、制造技術(shù)的發(fā)展,集成電路(IC)設計步入SoC(片上系統/單芯片,SySTem ON Chip)時(shí)代,設計變得日益復雜,為了加快產(chǎn)品上市時(shí)間,以IP核復用、軟硬件協(xié)同設計和超深亞微米/納米級設計為技術(shù)支撐的SoC已成為當今超大規模集成電路的主流。
  • 關(guān)鍵字: IC  IP核  

賽靈思與VSofts演示基于賽靈思FPGA的低延時(shí)實(shí)時(shí)H.264/AVC-I IP核壓縮解決方案

  •   球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司與Vanguard Software Solutions 公司 (VSofts) 在 IBC2010 大會(huì )上聯(lián)合演示了 VSofts H.264/AVC-I IP 核的強大功能:能實(shí)現超低延時(shí),且其現場(chǎng)可編程門(mén)陣列 (FPGA) 實(shí)施方案不僅符合國際電信聯(lián)盟 (ITU) 和 Panasonic AVC-Intra 標準,而且還支持業(yè)界標準的編解碼器,能在實(shí)時(shí)視頻廣播應用中確保源視頻到編碼視頻的最小延遲。   VSofts 市場(chǎng)營(yíng)銷(xiāo)副總裁 Felix Nemirovsky
  • 關(guān)鍵字: 賽靈思  FPGA  IP核  

2010年中國國際IP核推介會(huì )上海站舉辦在即

  •   在工業(yè)和信息化部電子信息司的指導和國家集成電路公共服務(wù)聯(lián)盟的大力支持下,由工業(yè)和信息化部軟件與集成電路促進(jìn)中心(CSIP)主辦,上海集成電路技術(shù)與產(chǎn)業(yè)促進(jìn)中心承辦的2010年中國(上海)國際IP核推介會(huì )于9月17日在上海集成電路技術(shù)與產(chǎn)業(yè)促進(jìn)中心1樓多功能廳舉行。   此次推介會(huì )將深入分析和探討我國IP核市場(chǎng)發(fā)展現狀,并重點(diǎn)推介接口類(lèi)IP核技術(shù),來(lái)自各知名廠(chǎng)商的技術(shù)專(zhuān)家將與各位分享接口類(lèi)IP的相關(guān)技術(shù)和應用解決方案,推動(dòng)我過(guò)IP及SoC市場(chǎng)的健康良性發(fā)展。同時(shí),繼2010年中國國際IP核推介會(huì )北京站
  • 關(guān)鍵字: IP核  嵌入式CPU  

基于FPGA實(shí)現的SCI接口電路IP核的設計

  • 隨著(zhù)超大規模集成電路(VeryLargeScaleIntegrationVLSI)工藝技術(shù)的發(fā)展,芯片的規模越來(lái)越大,集成規模...
  • 關(guān)鍵字: FPGA  IP核  SCI接口電路  VLSI  

基于FPGA的仿真系統數據采集控制器IP核設計

  • 現代模擬仿真技術(shù)[1]廣泛應用在系統設計、系統分析以及教育訓練中。在模擬過(guò)程中,存在大量向前端模擬裝...
  • 關(guān)鍵字: IP核  仿真系統  數據采集  FPGA  
共170條 8/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

ip核介紹

IP核概述   IP核則是一段具有特定電路功能的硬件描述語(yǔ)言程序,該程序與集成電路工藝無(wú)關(guān),可以移植到不同的半導體工藝中去生產(chǎn)集成電路芯片。利用IP核設計電子系統,引用方便,修改基本元件的功能容易。具有復雜功能和商業(yè)價(jià)值的IP核一般具有知識產(chǎn)權,盡管IP核的市場(chǎng)活動(dòng)還不規范,但是仍有許多集成電路設計公司從事IP核的設計、開(kāi)發(fā)和營(yíng)銷(xiāo)工作。IP核有兩種,與工藝無(wú)關(guān)的VHDL程序稱(chēng)為軟核;具有特定電路 [ 查看詳細 ]

熱門(mén)主題

IP核    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>