EEPW首頁(yè) >>
主題列表 >>
ip核
ip核 文章 進(jìn)入ip核技術(shù)社區
HDLC協(xié)議控制器的IP核方案及其實(shí)現
- 介紹了HDLC協(xié)議控制器的IP核方案及實(shí)現方法，分別對發(fā)送和接收模塊進(jìn)行了分析，給出了仿真波形圖。該設計采用Verilog HDL語(yǔ)言進(jìn)行描述，用ModelSim SE 6.0進(jìn)行了功能仿真。
- 關(guān)鍵字： IP核 Verilog HDLC協(xié)議控制器
SoC設計IP核選擇策略
- IP核可以?xún)煞N形式提供給客戶(hù)：軟核和硬核。兩種方式都可使客戶(hù)獲得在功能上經(jīng)過(guò)驗證的設計。軟核也被稱(chēng)為可綜合內核，需要由客戶(hù)進(jìn)行綜合并在其SoC上實(shí)現。而硬核已完全實(shí)現(完成了版圖設計)，可直接用于制造。(從技術(shù)上說(shuō)，一種設計只有生產(chǎn)后才能實(shí)現。但是在此情況下，實(shí)現的意思是指安排布局并可直接投入生產(chǎn))。SoC團隊只需將硬核像一個(gè)單片集成電路片那樣置入芯片即可。軟核和硬核具有不同的問(wèn)題和好處。
- 關(guān)鍵字： 技術(shù)支持 IP核 定制
浮點(diǎn)矩陣相乘IP核并行改進(jìn)的設計與實(shí)現
- 基于A(yíng)ltera浮點(diǎn)IP核實(shí)現浮點(diǎn)矩陣相乘運算時(shí)，由于矩陣階數的增大，造成消耗的器件資源雖增加但系統性能反而下降的問(wèn)題，針對現有IP核存在數據加載不連貫、存儲帶寬不均勻的不足，提出采用并行化數據存儲、依據查找表加載數據和處理數據的方式對IP核進(jìn)行改進(jìn)。然后將改進(jìn)的浮點(diǎn)矩陣運算在FPGA中實(shí)現，經(jīng)過(guò)Quartus、Matlab軟件聯(lián)合仿真并進(jìn)行結果比對，其誤差不超過(guò)萬(wàn)分之一，且節省了器件資源、提升了系統性能。仿真結果表明該設計可行，有利于提高諸多高性能領(lǐng)域浮點(diǎn)矩陣的運算速度。
- 關(guān)鍵字： IP核 浮點(diǎn)矩陣運算 存儲方式
基于SoPC架構的四通道SSI通信控制器
- 采用VHDL硬件描述語(yǔ)言，以Xilinx公司的FPGA為設計平臺，設計實(shí)現了以開(kāi)源軟核MC8051為核心的控制單元，控制4路SSI協(xié)議模塊的SoPC架構的通信控制器，并對通信控制器進(jìn)行了功能仿真與驗證。該控制器可靈活進(jìn)行IP核模塊擴展，并可作為外圍處理機與TI公司TMS320C6000系列DSP進(jìn)行互連通信，將慢速串行通信任務(wù)進(jìn)行分離，從而減輕DSP的負擔，提高系統的整體性能。
- 關(guān)鍵字： IP核 同步串行接口協(xié)議 SoPC架構
獨立分量分析中NLPCA-RLS算法IP核的設計
- 為解決實(shí)時(shí)性盲信號分離的問(wèn)題,基于獨立分量分析的模型,設計出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對算法中用到的乘法器、查找表、狀態(tài)機等進(jìn)行建模,通過(guò)Quartus II綜合后在A(yíng)ltera FPGA器件中進(jìn)行硬件仿真。仿真實(shí)驗分別采用人工生成的周期信號和真實(shí)的語(yǔ)音信號進(jìn)行驗證。實(shí)驗結果表明,該IP核能很好的完成瞬時(shí)混合模型中盲信號的分離,具有很強的實(shí)用性。
- 關(guān)鍵字： DSPBuilder IP核 FPGA
基于Nios II 的多功能數碼相框的設計與實(shí)現
- 介紹了基于Nios II 的多功能數碼相框的實(shí)現。系統基于Nios II處理器，設計用戶(hù)自定義模塊，構建了靈活性高、可重配置的SoPC系統。設計自定義模塊控制LCM顯示；采用流水線(xiàn)方式設計JPEG解碼自定義模塊以提高解碼效率；根據SD協(xié)議設計SD卡控制器擴展SD卡。實(shí)現了FAT16文件系統，便于對SD卡進(jìn)行文件管理及多平臺上的數據交換，并使用?滋C/OS-II操作系統簡(jiǎn)化軟件設計復雜度、提高系統穩定性。最終實(shí)現可播放音頻并能顯示、縮放、旋轉圖像且帶有圖像切換特效的多功能數碼相框。
- 關(guān)鍵字： 雙線(xiàn)性插值縮放 數碼相框 IP核
FPGA并行計算抽象接口的設計與實(shí)現
- 本設計為基于C語(yǔ)言開(kāi)發(fā)的程序開(kāi)發(fā)了一個(gè)FPGA的并行計算接口，凡是以C語(yǔ)言設計的程序，均可通過(guò)調用本設計的接口，把復雜的算法、數值處理交給FPGA芯片完成，在不需要程序員學(xué)習FPGA知識以及使用FPGA開(kāi)發(fā)工具的前提下，大大地減輕CPU的負荷以及從根本上提高了程序的執行效率，是FPGA并行化應用的一次全新嘗試。
- 關(guān)鍵字： IP核 調度模塊 FPGA PCI設備驅動(dòng) Express總線(xiàn)
ip核介紹
IP核概述
IP核則是一段具有特定電路功能的硬件描述語(yǔ)言程序，該程序與集成電路工藝無(wú)關(guān)，可以移植到不同的半導體工藝中去生產(chǎn)集成電路芯片。利用IP核設計電子系統，引用方便，修改基本元件的功能容易。具有復雜功能和商業(yè)價(jià)值的IP核一般具有知識產(chǎn)權，盡管IP核的市場(chǎng)活動(dòng)還不規范，但是仍有許多集成電路設計公司從事IP核的設計、開(kāi)發(fā)和營(yíng)銷(xiāo)工作。IP核有兩種，與工藝無(wú)關(guān)的VHDL程序稱(chēng)為軟核；具有特定電路 [ 查看詳細 ]
ip核相關(guān)帖子
ip核資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473