EEPW首頁(yè) >>
主題列表 >>
ip核
ip核 文章 進(jìn)入ip核技術(shù)社區
基于FSL總線(xiàn)的UART外設IP核設計

- 引 言 在基于MicroBlaze的SOPC系統中,將用戶(hù)IP核整合到基于MicroBlaze的嵌入式軟核處理器系統中,通常有兩種方法:一種是將IP核連接到OPB總線(xiàn);另一種是將用戶(hù)IP連接到MicroBlaze專(zhuān)用的FSL總線(xiàn)上。盡管OPB和FSL總線(xiàn)都是MicroBlaze軟核與FPGA其他片上邏輯資源連接的主要途徑,但它們的分工足不同的。OPB總線(xiàn)適用于將要求低速和低性能的設備連接到MicroBlaze系統中;而FSL總線(xiàn)則適用于將對時(shí)間要求高的用戶(hù)自定義IP核,整合到基于MicroBla
- 關(guān)鍵字: FSL UART IP核 SOPC OPB MicroBlaze
基于Nios II的多生理參數處理系統的設計

- 隨著(zhù)醫療儀器設備向智能化、微型化、系列化、數字化和多功能方向的發(fā)展,醫療設備中邏輯控制器件也由采用中、小規模的集成芯片發(fā)展到應用現場(chǎng)可編程門(mén)陣列FPGA(Field Programmable Gate Array)。使用FPGA器件可以大大縮短醫療設備的研制周期,減少開(kāi)發(fā)成本,同時(shí)還可以很方便地對設計進(jìn)行在線(xiàn)修改,因此FPGA在醫療設備中有很廣泛的應用[1]。 本文主要搭建一個(gè)多生理參數測量系統的數據處理平臺,在FPGA中嵌入一個(gè)32位Nios II軟核處理器,用于控制數據的傳輸、存儲及顯示。主
- 關(guān)鍵字: Nios 多生理參數處理 FPGA 傳感器 VGA IP核 SoPC
80C51原始IP核內部RAM的擴展方案

- 引 言 80C51系列單片機是一類(lèi)經(jīng)典的8位微處理器,其設計方法和體系結構一直是其他各類(lèi)單片機設計的參考典范,自從20世紀80年代面世以后,得到了極大的發(fā)展與應用。直到今天,市場(chǎng)上還有一大部分單片機應用成品將其作為處理核心?;?0C51系列單片機無(wú)知識產(chǎn)權保護、市場(chǎng)應用廣泛等優(yōu)點(diǎn),對其進(jìn)行功能拓展,既有利于經(jīng)濟上節約成本,也有利于成果的推廣使用。而隨著(zhù)單片機應用日趨復雜化,傳統的51系列單片機在設計上的不足逐漸顯現出來(lái)。如在現有128字節內部RAM基礎上,處理一些比較復雜的算法就顯不足。鑒于此
- 關(guān)鍵字: RAM 單片機 微處理器 IP核 仿真測試
全功能硬件掃描鍵盤(pán)控制器IP核的實(shí)現

- IP(Intellectual Property),即常說(shuō)的知識產(chǎn)權。在PLD領(lǐng)域中,IP核是指將數字系統中常用但比較復雜的一些功能塊設計成參數可調并以HDL源文件或加密網(wǎng)表形式存在的可供其他用戶(hù)直接調用的軟件模塊。由于已經(jīng)過(guò)嚴格的測試和優(yōu)化,使用IP核可以顯著(zhù)減小設計和調試時(shí)間,提高開(kāi)發(fā)效率,降低產(chǎn)品成本。本文以一款結構經(jīng)參數化的全功能硬件掃描鍵盤(pán)控制器的開(kāi)發(fā)為例,闡述IP核設計的一般方法與步驟。 1 設計的意義與可行性 鍵盤(pán)是計算機系統中最常用的人機交互輸入設備。在嵌入式系統中,用R+
- 關(guān)鍵字: 掃描鍵盤(pán),IP核
開(kāi)放性32位RISC處理器IP核的比較與分析
- 引言 隨著(zhù)VLSI設計技術(shù)和深亞微米制造技術(shù)的飛速發(fā)展, SOC (System on Chip ) 技術(shù)逐漸成為了集成電路設計的主流技術(shù)。SOC 已經(jīng)在便攜式手持設備、無(wú)線(xiàn)網(wǎng)絡(luò )終端和多媒體娛樂(lè )設備等領(lǐng)域得到了廣泛的應用。 高性能的處理器核是SOC設計中最為關(guān)鍵和核心的部分。絕大多數SOC 的處理器都采用了RISC體系結構。RISC 處理器具有指令效率高、電路面積小和功率消耗低等特點(diǎn), 滿(mǎn)足了SOC 高性能、低成本和低功耗的設計要求。目前在SOC 設計中廣泛使用的32bit RISC 處理
- 關(guān)鍵字: 內核 RISC 處理器 IP核
MCS-51單片機串行口IP核的實(shí)現
- 1 引言 隨著(zhù)集成電路的深亞微米制造技術(shù)和eda技術(shù)的迅猛發(fā)展,芯片的密度和復雜度不斷提高,復用以前的設計模塊用于asic芯片和在一塊芯片上實(shí)現嵌入式系統的功能形成所謂的片上可編程系統( system on programmable chip,sopc) 已成為一種發(fā)展的新趨勢。ip core(知識產(chǎn)權核) 設計的重用性以及sopc 技術(shù)的出現,以其設計的靈活性大大縮短了產(chǎn)品的設計周期,減少了設計成本,降低了設計風(fēng)險,加快了產(chǎn)品的上市速度。本文中介紹的串行口控制器是一種功能和通信協(xié)議與MCS-5
- 關(guān)鍵字: MCS-51 串行口 IP核 MCU和嵌入式微處理器
變參數RS編碼器IP核的設計與實(shí)現
- 引言 數字信號在傳輸過(guò)程中可能受到各種干擾及信道傳輸特性不理想的影響而使信號發(fā)生錯誤, 從而接收到錯誤的信息。為了實(shí)現數字系統在傳輸過(guò)程中的可靠性, 幾乎所有的現代通信系統都把糾錯編碼作為一個(gè)基本組成部分。Reed-So lomon (RS)碼是目前最有效、應用最廣的差錯控制編碼之一,是一類(lèi)具有很強糾錯能力的多進(jìn)制BCH 碼, 它既可以糾正突發(fā)錯誤, 也可以糾正隨機錯誤。RS 碼主要應用于實(shí)時(shí)性較高的移動(dòng)通信系統、深空通信、數字衛星電視、磁記錄系統等方面。 目前對RS 編碼器的設計主要局限
- 關(guān)鍵字: 數字信號 編碼器 IP核 通信基礎
基于SOPC的視頻編解碼IP核的設計
- 摘 要:本論文介紹視頻編解碼IP核在SOPC中的設計,用Verliog HDL實(shí)現其各個(gè)功能子模塊,全部調試仿真通過(guò)合并成一個(gè)模塊,實(shí)現了視頻信號的采集,分配,存儲以及色度空間的轉換。整個(gè)模塊都通過(guò)仿真實(shí)現與驗證,很好的達到了系統的要求。關(guān)鍵字:SOPC;視頻編解碼;IP核;Verilog HDL 引言 基于Nios II軟核的SOPC是Altera公司提出的片上可編程系統解決方案,它將CPU、存儲器、I/O接口、DSP模塊以及鎖相環(huán)的系統設
- 關(guān)鍵字: 嵌入式系統 單片機 SOPC 頻編解碼 SOPC 視頻編解碼 IP核 Verilog HDL
IP核在SoC設計中的接口技術(shù)
- 引言 隨著(zhù)半導體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開(kāi)發(fā)上百萬(wàn)門(mén)級的單芯片,已能夠將系統級設計集成到單個(gè)芯片中即實(shí)現片上系統SoC。IP核的復用是SoC設計的關(guān)鍵,但困難在于缺乏IP核與系統的接口標準,因此,開(kāi)發(fā)統一的IP核接口標準對提高IP核的復用意義重大。本文簡(jiǎn)單介紹IP核概念,然后從接口標準的角度討論在SoC設計中提高IP核的復用度,從而簡(jiǎn)化系統設計和驗證的方法,主要討論OCP(開(kāi)放核協(xié)議)。 OCP簡(jiǎn)介 基于IP核復用技術(shù)的SoC設計使芯片的設計從以硬件為中心轉向以軟件為中心,
- 關(guān)鍵字: 通訊 無(wú)線(xiàn) 網(wǎng)絡(luò ) IP核 SoC 接口 無(wú)線(xiàn) 通信
IP核:中國芯片設計業(yè)的機遇
- 利用商業(yè)化IP來(lái)設計大規模的復雜系統是中國芯片設計業(yè)實(shí)現跨越式發(fā)展的一種機遇。 利用商業(yè)化IP(硅知識產(chǎn)權)來(lái)設計大規模的復雜系統是中國芯片設計業(yè)實(shí)現跨越式發(fā)展的一種機遇。原因有四點(diǎn)。 第一,IP核交易成為IC設計企業(yè)加快產(chǎn)品研發(fā)進(jìn)程、提升產(chǎn)品質(zhì)量的捷徑;第二,IP重用技術(shù)前景廣闊,受到IC設計企業(yè)的重視;第三,IP核已經(jīng)成為IC設計企業(yè)的一種重要的知識產(chǎn)權;第四,我國擁有眾多的代工廠(chǎng),為推廣國家IP核標準和復用提供了資源保證。 我
- 關(guān)鍵字: 通訊 無(wú)線(xiàn) 網(wǎng)絡(luò ) IP核 中國芯片
Nios SoC系統中的BCH編解碼IP核的設計
- 引 言 循環(huán)碼是最重要的一類(lèi)線(xiàn)性分組糾錯碼,而B(niǎo)CH碼又是目前發(fā)現的性能很好且應用廣泛的循環(huán)碼,它具有嚴格的代數理論,對它的理論研究也非常透徹。BCH碼的實(shí)現途徑有軟件和硬件兩種。軟件實(shí)現方法靈活性強且較易實(shí)現,但硬件實(shí)現方法的工作速度快,在高數據速率和長(cháng)幀應用場(chǎng)合時(shí)具有優(yōu)勢。FPGA(現場(chǎng)可編程門(mén)陣列)為DSP算法的硬件實(shí)現提供了很好的平臺,但如果單獨使用一片FPGA實(shí)現BCH編解碼,對成本、功耗和交互速度都不利。最新的SoC(片上系統)設計方法可以很好地解決這個(gè)問(wèn)題。
- 關(guān)鍵字: 嵌入式系統 單片機 Nios SoC BCH編解碼 IP核
基于VHDL語(yǔ)言的IP核驗證
- 引言 在IC(integrated circuit.集成電路)發(fā)展到超大規模階段的今天,基于IP(Intellectual Property,知識產(chǎn)權)核的IC設計及其再利用是保證SoC(system onchip,片上系統)開(kāi)發(fā)效率和質(zhì)量的重要手段。如果能對IP核進(jìn)行驗證、測試和集成.就可以加速SoC的設計,而這需要從以下5個(gè)方面進(jìn)行考慮。 代碼純化.指在代碼設計中及完成后進(jìn)行自定義的、IEEE標準的、設計重用的、可綜合性和可測試性等方面的規則檢查;
- 關(guān)鍵字: IP核 VHDL語(yǔ)言 單片機 嵌入式系統 驗證
嵌入聲紋特征的個(gè)人證件識讀器
- 摘 要:在現今的電子產(chǎn)品開(kāi)發(fā)領(lǐng)域中,基于FPGA的SOPC占有極其重要的地位。本文介紹了基于SOPC、嵌入生物特征的個(gè)人證件識讀器設計。其中,生物特征主要以聲紋特征為目標,將其嵌入到二維條形碼中,再打印條碼到個(gè)人證件上,用于個(gè)人證件的防偽驗證。本設計采用Altera公司的FPGA軟核處理器以及通用IP核實(shí)現系統的集成化,并且用C2H工具對軟件算法的瓶頸進(jìn)行硬件加速處理,系統性能得到了明顯提高。關(guān)鍵詞: SOPC;IP核;二維條形碼;C2H 引言SOPC可編程片上系統是一種獨特的嵌
- 關(guān)鍵字: C2H IP核 SOPC 二維條形碼 消費電子 消費電子
一種基于PCI IP核的碼流接收卡的設計
- 摘 要:本文介紹了一種基于A(yíng)ltera公司的PCI接口IP核的DVB碼流接收系統的硬件設計方案及設計要點(diǎn)的分析。該設計采用Altera公司的新一代FPGA芯片EP1C12和PCI IP核以及高速串行數據通信接收芯片,實(shí)現DVB-ASI信號的接收。關(guān)鍵詞:DVB;異步串行接口;PCI;IP核 前言隨著(zhù)數字化廣播電視技術(shù)的迅速發(fā)展和基于MPEG-2標準的圖像壓縮和復用技術(shù)的完善,利用PC對大容量信息的處理變得日益重要,如基于PC的軟復用器的實(shí)現,使得通過(guò)PC接收DVB(數字視頻廣播
- 關(guān)鍵字: DVB IP核 PCI 通訊 網(wǎng)絡(luò ) 無(wú)線(xiàn) 消費電子 異步串行接口 消費電子
ip核介紹
IP核概述
IP核則是一段具有特定電路功能的硬件描述語(yǔ)言程序,該程序與集成電路工藝無(wú)關(guān),可以移植到不同的半導體工藝中去生產(chǎn)集成電路芯片。利用IP核設計電子系統,引用方便,修改基本元件的功能容易。具有復雜功能和商業(yè)價(jià)值的IP核一般具有知識產(chǎn)權,盡管IP核的市場(chǎng)活動(dòng)還不規范,但是仍有許多集成電路設計公司從事IP核的設計、開(kāi)發(fā)和營(yíng)銷(xiāo)工作。IP核有兩種,與工藝無(wú)關(guān)的VHDL程序稱(chēng)為軟核;具有特定電路 [ 查看詳細 ]
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
