fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區

PCB沉金，不只是為了好看，還有這些實(shí)用功能！

在電子設備制造行業(yè)中，印刷電路板（PCB）是核心組件之一，其質(zhì)量和性能直接關(guān)系到產(chǎn)品的整體表現。而沉金工藝，作為PCB制造過(guò)程中的一項重要技術(shù)，對于提升PCB的多項性能起著(zhù)至關(guān)重要的作用。以下是對PCB沉金工藝作用的詳細分析：一、提升焊接性能沉金工藝在PCB銅箔表面沉積了一層薄金層。這層金層具有優(yōu)良的導電性和焊接性，能夠有效提高焊接點(diǎn)的牢固性和可靠性。在電子設備中，焊接點(diǎn)的質(zhì)量直接關(guān)系到電路的穩定性和使用壽命。通過(guò)沉金工藝處理的PCB，在焊接時(shí)能夠更容易地形成均勻、牢固的焊點(diǎn)，從而確保電子產(chǎn)品的高質(zhì)量焊接
關(guān)鍵字： PCB 電路設計

從并行到串行再返回：對SerDes的理解

串行化/去串行化電路，統稱(chēng)為SerDes，為數字通信系統提供了重要的好處，尤其是當需要高數據速率時(shí)。在我工程生涯的早期，我認為并行通信通常比串行通信更可取。我很欣賞同時(shí)移動(dòng)所有8個(gè)（或16個(gè)，或32個(gè)…）數據位的簡(jiǎn)單性和效率，使用一兩個(gè)控制信號進(jìn)行握手，而不需要復雜的同步方案。然而，不久之后，主流的數字通信協(xié)議——UART、SPI、I2C等——使用串行接口就變得很明顯了，我還注意到，用于專(zhuān)業(yè)應用的高級協(xié)議有利于串行傳輸。盡管微控制器和中央處理器（CPU）的內部存儲、檢索和處理操作需要并行數據，這意味著(zhù)串行
關(guān)鍵字： 202408 SerDes 并行串行 PCB

實(shí)例分析穩壓器PCB布局帶來(lái)的影響

本文由ADI代理商駿龍科技工程師講解如何利用LTC1871 升壓型開(kāi)關(guān)穩壓器的仿真電路來(lái)檢查開(kāi)關(guān)波形，并觀(guān)察寄生電感變化時(shí)的 PCB 布局。使用理想模型進(jìn)行仿真ADI LTC1871 開(kāi)關(guān)穩壓器是一款異步升壓型轉換器，其輸出端采用了一個(gè)外部 MOSFET 和肖特基二極管，它的 SPICE 模型可用于構建一個(gè)輸入電壓為 1(V)、輸出電壓為 12(V) 和負載電流為 24(A) 的升壓轉換器，如下圖 (圖1) 所示。接下來(lái)開(kāi)始運行仿真以觀(guān)察每個(gè)終端的波形。LTC1871 開(kāi)關(guān)穩壓器仿真結果仿真結果如下圖 (
關(guān)鍵字： ADI PCB

PCB哪些因素影響損耗

我們經(jīng)常討論PCB中損耗大小的問(wèn)題。有的工程師就會(huì )問(wèn)，哪些因為會(huì )影響損耗的大小呢？其實(shí)，最常見(jiàn)的答案通常會(huì )說(shuō)PCB材料的損耗因子、PCB傳輸線(xiàn)的長(cháng)度、銅箔粗糙度，其實(shí)答案肯定遠不至于此。下面我們分別就相應參數做一些實(shí)驗給大家介紹下PCB板中哪些因素對傳輸線(xiàn)損耗有影響。首先看看介質(zhì)損耗因子Df對損耗的影響，以Df為變量，分析Df的變化對損耗的影響，下圖是分析的原理圖：仿真對比結果如下，顯然，隨著(zhù)PCB介質(zhì)損耗因子的變大，損耗越來(lái)越大：長(cháng)度也是損耗的主要因素之一，把傳輸線(xiàn)長(cháng)度設定為L(cháng)en變量，分析Len的變化
關(guān)鍵字： PCB 損耗仿真

10個(gè)技巧幫你高效設計高頻電路

高頻電路PCB的設計是一個(gè)復雜的過(guò)程，涉及的因素很多，都可能直接關(guān)系到高頻電路的工作性能。高頻電路設計師一個(gè)非常復雜的設計過(guò)程，其布線(xiàn)對整個(gè)設計至關(guān)重要。因此，設計者需要在實(shí)際的工作中不斷研究和探索，不斷積累經(jīng)驗，并結合新的設計技巧才能設計出性能優(yōu)良的高頻電路PCB。本文搜集整理了高頻電路設計的十大技巧，希望能助你事半功倍。一、多層板布線(xiàn)高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCBLayout階段，合理的選擇一定層數的印制板尺寸，能充分利用中間層來(lái)設置屏蔽
關(guān)鍵字：高頻電路 PCB 電路設計

基于FPGA的數字信號處理--什么是定點(diǎn)數？

在實(shí)際的工程應用中，往往會(huì )進(jìn)行大量的數學(xué)運算。運算時(shí)除了會(huì )用到整數，很多時(shí)候也會(huì )用到小數。而我們知道在數字電路底層，只有「高電平1」和「低電平0」的存在，那么僅憑 0和1 該如何表示小數呢？數字電路中，小數可以用兩種形式來(lái)表示：「定點(diǎn)數」和「浮點(diǎn)數」。浮點(diǎn)數的內容我們下篇文章再講，本文只講定點(diǎn)數。什么是定點(diǎn)數？首先要明確的是，「定點(diǎn)數」的說(shuō)法是相對「浮點(diǎn)數」來(lái)說(shuō)的。要理解什么是定點(diǎn)數，可以先從要理解它的名字開(kāi)始–定是什么？點(diǎn)又是什么？「定點(diǎn)數」是英語(yǔ)「fixed-point number」的中文翻譯，fi
關(guān)鍵字： FPGA 數字信號定點(diǎn)數

PCB布板，有理有據

電容模型電容并聯(lián)高頻特性電感模型電感特性鏡象面概念高頻交流電流環(huán)路過(guò)孔 (VIA) 的例子PCB板層分割降壓式(BUCK)電源：功率部分電流和電壓波形降壓式電源排版差的例子電路等效圖PCB Trace - Via 電感估算焊盤(pán)(PAD)和旁路電容的放置降壓式電源排版的例子降壓式電源排版的例子
關(guān)鍵字： PCB 電路設計

FPGA是實(shí)現敏捷、安全的工業(yè)4.0發(fā)展的關(guān)鍵

到2028年，全球工業(yè)4.0市場(chǎng)規模預計將超過(guò)2790億美元，復合年增長(cháng)率為16.3%。雖然開(kāi)發(fā)商和制造商對這種高速增長(cháng)已經(jīng)習以為常，但其影響才剛剛開(kāi)始顯現。通過(guò)結合云計算、物聯(lián)網(wǎng)（IoT）和人工智能（AI）的能力，工業(yè)4.0將在未來(lái)幾年繼續提升制造業(yè)的數字化、自動(dòng)化和互連計算水平，推動(dòng)更多企業(yè)擁抱第四次工業(yè)革命。隨著(zhù)工業(yè)4.0的加速發(fā)展，許多工業(yè)標準和流程將發(fā)生變化，因為許多工業(yè)系統需要先進(jìn)的計算引擎和多種類(lèi)型的現代連接標準，包括工業(yè)以太網(wǎng)、Wi-Fi和5G。此外，人們越來(lái)越關(guān)注更先進(jìn)的軟件工具和應用，
關(guān)鍵字： FPGA 工業(yè)4.0 Lattice 萊迪思

PCB打樣回來(lái)，我們該怎么調？

無(wú)論是讓別人做的板子，還是自己設計制作的PCB板，拿到手的第一件事就是檢查板子的完整性，如鍍錫、裂痕、短路、開(kāi)路及鉆孔等問(wèn)題，如果板子的作用比較嚴謹，那么可以順帶檢查下電源與地線(xiàn)間的電阻值。一般情況下，自己動(dòng)手做的板子在鍍錫完成后就會(huì )將元器件裝上，而讓人做得話(huà)，只是一個(gè)帶孔的鍍錫PCB板空殼，需要拿到手的時(shí)候自己安裝元器件。有人對于自己設計的PCB板有較大的信息，所以喜歡一次性先把元器件上全了再測試，其實(shí)，建議最好還是一點(diǎn)一點(diǎn)來(lái)。調試中的PCB電路板新PCB板調試可以先從電源部位開(kāi)始。最安全的方法就是，上
關(guān)鍵字： PCB 電路設計

開(kāi)關(guān)電源PCB設計

PCB設計是開(kāi)關(guān)電源設計非常重要的一步，對電源的電性能、EMC、可靠性、可生產(chǎn)性都有關(guān)聯(lián)。當前開(kāi)關(guān)電源的功率密度越來(lái)越高，對PCB布局、布線(xiàn)的要求也越發(fā)嚴格，合理科學(xué)的PCB設計讓電源開(kāi)發(fā)事半功倍，以下細節供您參考。一、布局要求PCB布局是比較講究的，不是說(shuō)隨便放上去，擠得下就完事的。一般PCB布局要遵循幾點(diǎn)：圖13、放置器件時(shí)要考慮以后的焊接和維修，兩個(gè)高度高的元件之間盡量避免放置矮小的元件，如圖2所示，這樣不利于生產(chǎn)和維護，元件之間最好也不要太密集，但是隨著(zhù)電子技術(shù)的發(fā)展，現在的開(kāi)關(guān)電源越來(lái)越趨于小型
關(guān)鍵字： PCB 電路設計開(kāi)關(guān)電源

Achronix FPGA增加對Bluespec提供的基于Linux的RISC-V軟處理器的支持，以實(shí)現可擴展數據處理

高性能FPGA芯片和嵌入式FPGA（eFPGA）硅知識產(chǎn)權（IP）領(lǐng)域的領(lǐng)先企業(yè)Achronix半導體公司，以及RISC-V工具和IP領(lǐng)域的行業(yè)領(lǐng)導者Bluespec有限公司，日前聯(lián)合宣布推出一系列支持Linux的RISC-V軟處理器，這些處理器都可用于A(yíng)chronix FPGA產(chǎn)品Speedster?7t系列中。這是業(yè)界首創(chuàng )，Bluespec的RISC-V處理器現在無(wú)縫集成到Achronix的二維片上網(wǎng)絡(luò )（2D NoC）架構中，簡(jiǎn)化了集成，使工程師能夠輕松地將可擴展的處理器添加到他們的Achronix
關(guān)鍵字： Achronix FPGA Bluespec RISC-V 軟處理器

輕松識別電路板上的各種元器件，看這篇就夠了！

電路板是電子產(chǎn)品中不可或缺的組成部分，而電路板上的元器件則是其基礎構成元素。對于初學(xué)者或是對電子領(lǐng)域感興趣的人來(lái)說(shuō)，認識和了解電路板上的元器件是十分必要的。接下來(lái)，我們將從元器件的種類(lèi)、標識以及識別方法等方面進(jìn)行詳細介紹。一、元器件的種類(lèi)電路板上的元器件種類(lèi)繁多，但主要可以分為以下幾大類(lèi)：電阻：用于限制電流的元件，通常用來(lái)分壓或限流。電阻器在電路板上通常以色環(huán)或數字來(lái)表示其阻值。電容：用于儲存電能并能在電路中起到濾波、耦合等作用。電容器在電路板上的標識通常包括容量值、耐壓值等。電感：主要用于濾波、振蕩、延
關(guān)鍵字： PCB 電路設計

高速電路布局布線(xiàn)需要了解的知識技能（下）

高速電路無(wú)疑是PCB設計中要求非常嚴苛的一部分，因為高速信號很容易被干擾，導致信號質(zhì)量下降，所以在PCB設計的過(guò)程中就需要避免或降低這種情況的發(fā)生。在具體的高速電路布局布線(xiàn)中，這些知識技能需要掌握。阻抗不連續阻抗不連續也是常常會(huì )碰到的問(wèn)題，走線(xiàn)的阻抗值一般取決于線(xiàn)寬與參考平面與走線(xiàn)之間的距離等等有關(guān)。走線(xiàn)越寬，它的阻抗就越小。阻抗不連續這個(gè)現象在連接接口端子的焊盤(pán)與高速信號連接的過(guò)程中需要特別注意，因為如果接口端子的焊盤(pán)特別大，而高速信號線(xiàn)又特別窄的話(huà)，就會(huì )出現大焊盤(pán)阻抗小，而高速信號的阻抗大，就會(huì )產(chǎn)生阻
關(guān)鍵字： PCB 電路設計

高速電路布局布線(xiàn)需要了解的知識技能（上）

高速電路無(wú)疑是PCB設計中要求非常嚴苛的一部分，因為高速信號很容易被干擾，導致信號質(zhì)量下降，所以在PCB設計的過(guò)程中就需要避免或降低這種情況的發(fā)生。在具體的高速電路布局布線(xiàn)中，這些知識技能需要掌握。走線(xiàn)的彎曲方式在對高速信號布線(xiàn)時(shí)，信號線(xiàn)是要盡量避免直角或銳角的，嚴格要求都是全部上鈍角的。另外在布高速信號時(shí)，經(jīng)常會(huì )看到會(huì )使用蛇形走線(xiàn)來(lái)實(shí)現等長(cháng)的效果，它也是一種彎曲走線(xiàn)的方式，不過(guò)實(shí)際設計時(shí)間距也是有要求的，要滿(mǎn)足相應的間距范圍，具體參考如下。信號的接近度高速信號互相之間也是會(huì )產(chǎn)生干擾的，所以在高速信號走線(xiàn)
關(guān)鍵字： PCB 電路設計

英特爾? 加速虛擬蜂窩基站路由器解決方案

基于英特爾? FPGA SmartNIC N6000-PL 平臺的英特爾? 加速虛擬蜂窩基站路由器解決方案，助力通信服務(wù)提供商 (CoSP) 提高服務(wù)創(chuàng )收能力.英特爾應需而動(dòng)，推出基于英特爾? FPGA SmartNIC N6000-PL 平臺的英特爾? 加速虛擬蜂窩基站路由器 (vCSR) 解決方案，以更出色的性能、更低的 TCO、更強的可擴展性，以及對于通信設備互操作性、高時(shí)間同步精度和網(wǎng)絡(luò )切片技術(shù)的有力支持，助力通信服務(wù)提供商更快部署和管理其 5G 網(wǎng)絡(luò )，提高服務(wù)創(chuàng )收能力，并在網(wǎng)絡(luò )性能和成本效益之間
關(guān)鍵字：英特爾虛擬蜂窩基站路由器 FPGA SmartNIC N6000-PL