高速電路布局布線(xiàn)需要了解的知識技能（下）

高速電路無(wú)疑是PCB設計中要求非常嚴苛的一部分，因為高速信號很容易被干擾，導致信號質(zhì)量下降，所以在PCB設計的過(guò)程中就需要避免或降低這種情況的發(fā)生。

在具體的高速電路布局布線(xiàn)中，這些知識技能需要掌握。

阻抗不連續

阻抗不連續也是常常會(huì )碰到的問(wèn)題，走線(xiàn)的阻抗值一般取決于線(xiàn)寬與參考平面與走線(xiàn)之間的距離等等有關(guān)。

走線(xiàn)越寬，它的阻抗就越小。阻抗不連續這個(gè)現象在連接接口端子的焊盤(pán)與高速信號連接的過(guò)程中需要特別注意，因為如果接口端子的焊盤(pán)特別大，而高速信號線(xiàn)又特別窄的話(huà)，就會(huì )出現大焊盤(pán)阻抗小，而高速信號的阻抗大，就會(huì )產(chǎn)生阻抗不連續，然后就會(huì )產(chǎn)生信號的反射。

所以在實(shí)際的設計過(guò)程中，為了防止阻抗不連續，就需要在接線(xiàn)端子或者器件的焊盤(pán)下面添加一個(gè)禁布銅皮，從而加大阻抗，使得阻抗連續。

另外過(guò)孔也會(huì )導致阻抗的不連續，所以為了消除或者減少這種影響，在PCB的內層和過(guò)孔連接的中不需要的銅皮就應該去除掉，具體實(shí)操時(shí)可以通過(guò)聯(lián)系溝通PCB加工廠(chǎng)來(lái)消除掉不需要的銅皮，從而包裝阻抗的連續。

差分信號

這是電路設計中常常會(huì )碰到的一種信號類(lèi)型，在設計差分信號，尤其是高速差分信號時(shí)是必須要保證等寬，等間距來(lái)實(shí)現特定的差分阻抗值的，不然信號就會(huì )有問(wèn)題。

在布置差分走線(xiàn)包含的區域內，是不允許布置過(guò)孔或者相關(guān)元器件的，因為如果放置不相干的元器件在里面，會(huì )導致信號傳輸時(shí)出現EMC問(wèn)題，并且會(huì )導致阻抗不連續。

另外，一些高速差分信號是需要串聯(lián)耦合電容的，在串聯(lián)這些耦合電容布局布線(xiàn)時(shí)，也是需要進(jìn)行對稱(chēng)布置的，同時(shí)需要特別注意的是選用電容的封裝規格時(shí)，推薦使用0402，0603規格小一點(diǎn)的類(lèi)型，0805等大小以上則盡量不要去使用。

布線(xiàn)時(shí)也是一樣，能不打過(guò)孔就不打過(guò)孔，如果碰上必須打過(guò)孔的情況，那過(guò)孔的分布也是需要對稱(chēng)放置的。

等長(cháng)

對于高速信號來(lái)說(shuō)，等長(cháng)是一個(gè)非常重要的概念，因為對于高速信號接口，總線(xiàn)傳輸等需要考慮某些信號線(xiàn)之間的到達時(shí)間以及時(shí)間滯后誤差。

比如說(shuō)某兩個(gè)信號，它們在傳輸時(shí)的要求是要一起到達，那就需要讓這兩個(gè)信號保證在一定的時(shí)滯誤差內，不然信號傳輸就會(huì )出現問(wèn)題，這個(gè)在實(shí)際設計時(shí)，必須要考慮好他們的走線(xiàn)等長(cháng)。

有時(shí)候可能因為板子外形的限制而導致走常規直線(xiàn)不能等長(cháng)，這個(gè)時(shí)候就可以采用蛇形走線(xiàn)的方式來(lái)實(shí)現走線(xiàn)，從而滿(mǎn)足滯后誤差的要求。

同時(shí)要布置蛇形走線(xiàn)時(shí)，需要布置在信號的源頭處，不要放置在末尾，因為在源頭的位置可以保證差分走線(xiàn)的信號大部分時(shí)間都是同步傳輸的。