<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

賽靈思推出65nm FPGA一周年:VIRTEX-5 FPGA率先實(shí)現量產(chǎn)

  •   賽靈思公司日前隆重宣布,其屢獲殊榮的65nm Virtex-5 FPGA系列兩款器件LX50 和 LX50T最先實(shí)現量產(chǎn)。自2006年5月15日推出65nm Virtex-5 FPGA平臺以來(lái),賽靈思目前已向市場(chǎng)發(fā)售了三款平臺(LX、LXT和SXT)的13種器件,它們?yōu)榭蛻?hù)提供了無(wú)需任何折衷的業(yè)界最高的性能、最低的功耗, 并擁有業(yè)界唯一內建的PCI Express®™ 端點(diǎn)和千兆以太網(wǎng)模塊,以及業(yè)界最高的DSP性能。   賽靈思公司高級產(chǎn)品部執行副總裁Iain Morris 表示
  • 關(guān)鍵字: 65nm  FPGA  VIRTEX-5  單片機  嵌入式系統  賽靈思  

功率分配系統(PDS)設計:利用旁路電容/去耦電容(一)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: DSP  FPGA  PDS  VCC  RLC  ESR  

基于現場(chǎng)可編程門(mén)陣列(FPGA)技術(shù)的射頻讀卡器設計

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: XPS  FPGA  DAC  Xilinx  GSRD  RFID  CPLD  ASK  CRC  UID  

什么是FPGA?

  • 什么是可編程邏輯? 在數字電子系統領(lǐng)域,存在三種基本的器件類(lèi)型:存儲器、微處理器和邏輯器件。存儲器用來(lái)存儲隨機信息,如數據表或數據庫的內容。微處理器執行軟件指令來(lái)完成范圍廣泛的任務(wù),如運行字處理程序或視頻游戲。邏輯器件提供特定的功能,包括器件與器件間的接口、數據通信、信號處理、數據顯示、定時(shí)和控制操作、以及系統運行所需要的所有其它功能。  固定邏輯與可編程邏輯 邏輯器件可分為兩大類(lèi) – 固定邏輯器件和可編程邏輯器件。正如其命名一樣,固定邏輯器件中的電路是永久性的,它們完成一種
  • 關(guān)鍵字: FPGA  FPGA專(zhuān)題  

基于FPGA的RISC微處理器的設計與實(shí)現

  • 基于FPGA和電子設計自動(dòng)化技術(shù),采用模塊化設計的方法和VHDL語(yǔ)言,設計一個(gè)基于FPGA的RISC微處理器。
  • 關(guān)鍵字: FPGA  RISC  微處理器    

基于FPGA的微處理器內核設計與實(shí)現

  • 與傳統投片實(shí)現ASIC相比,FPGA具有實(shí)現速度快、風(fēng)險小、可編程、可隨時(shí)更改升級等一系列優(yōu)點(diǎn),因而得到了越米越廣泛的應用。MCS-51應用時(shí)間長(cháng)、范圍廣,相關(guān)的軟硬件資源豐富,因而往往在FPGA應用中嵌人MCS-51內核作為微控制器。但是傳統MCS-51的指令效率太低,每個(gè)機器周期高達12時(shí)鐘周期,因此必須對內核加以改進(jìn),提高指令執行速度和效率,才能更好地滿(mǎn)足FPGA的應用。 通過(guò)對傳統MCS-51單片機指令時(shí)序和體系結構的分析,使用VHDL語(yǔ)言采用自頂向下的設計方法重新設計了一個(gè)高效的微控制器內核
  • 關(guān)鍵字: FPGA  單片機  內核設計  嵌入式系統  微處理器  

采用軟處理器IP規避器件過(guò)時(shí)的挑戰

  • 在向一個(gè)嵌入式產(chǎn)品設計做出幾年的財力和物力投資之后,你最不愿意聽(tīng)到的消息就是你所采用的器件已經(jīng)“生命終止”。在分立的嵌入式處理中,陳舊過(guò)時(shí)意味著(zhù)你必須為你的下一個(gè)設計轉向采用另外一種處理器,并且完全可能要重新設計你想在市場(chǎng)中保持的現有產(chǎn)品。即使是半導體行業(yè)中的巨頭,也并不是總能夠為所有類(lèi)型的應用找到利用個(gè)別分立解決方案的途徑。許多最終產(chǎn)品無(wú)法證明采用特定的分立器件是恰當的,因此,隨著(zhù)時(shí)間的推移,甚至長(cháng)期供應商也會(huì )在不合適的時(shí)間停止為他們的客戶(hù)提供器件支持。 英特爾公司最近宣布他們將退出嵌入式市場(chǎng)。在1
  • 關(guān)鍵字: FPGA  單片機  嵌入式系統  軟處理器  通訊  網(wǎng)絡(luò )  無(wú)線(xiàn)  

利用Virtex-5 FPGA實(shí)現更高的性能

  • 在FPGA系統設計中,要達到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統級性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構建模塊,特別是新的ExpressFabric™技術(shù)。以針對邏輯和算術(shù)功能的量化預期性能改進(jìn)為例,我將探究ExpressFabric架構的主要功能?;趯?shí)際客戶(hù)設計的基準將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一
  • 關(guān)鍵字: FPGA  Virtex-5  單片機  嵌入式系統  

FPGA與DSP的高速通信接口設計與實(shí)現

  • 在雷達信號處理、數字圖像處理等領(lǐng)域中,信號處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數據量的底層算法處理上的優(yōu)勢及DSP芯片在復雜算法處理上的優(yōu)勢,DSP+FPGA的實(shí)時(shí)信號處理系統的應用越來(lái)越廣泛。ADI公司的TigerSHARC系列DSP芯片浮點(diǎn)處理性能優(yōu)越,故基于這類(lèi)。DSP的DSP+FPGA處理系統正廣泛應用于復雜的信號處理領(lǐng)域。同時(shí)在這類(lèi)實(shí)時(shí)處理系統中,FPGA與DSP芯片之間數據的實(shí)時(shí)通信至關(guān)重要。 TigerSHARC系列DSP芯片與外部進(jìn)行數據通信主要有兩種方式:總線(xiàn)方式和鏈路口方式。鏈路
  • 關(guān)鍵字: DSP  FPGA  單片機  嵌入式系統  通信接口  

面向FPGA的ESL工具

  • 邏輯設計領(lǐng)域正在發(fā)生根本變化。新一代設計工具幫助軟件開(kāi)發(fā)者將其算法表達直接轉換成硬件,而無(wú)需學(xué)習傳統的硬件設計技術(shù)。 這些工具及相關(guān)設計方法學(xué)一起被歸類(lèi)為電子系統級 (ESL) 設計,廣泛地指從比目前主流的寄存器傳輸級 (RTL) 更高的抽象級別上開(kāi)始的系統設計與驗證方法學(xué)。與硬件語(yǔ)言如 Verilog 和 VHDL比起來(lái),ESL 設計語(yǔ)言在語(yǔ)法和語(yǔ)義上與流行的 ANSI C 比較接近。 ESL 與 FPGA 有何關(guān)系? ESL 工具已經(jīng)存在了一段時(shí)間,而許多人覺(jué)得這些工具主要專(zhuān)注于 ASIC 設計
  • 關(guān)鍵字: ESL  FPGA  單片機  嵌入式系統  

賽靈思宣布SPARTAN-3A I/O優(yōu)化FPGA全線(xiàn)產(chǎn)品實(shí)現量產(chǎn)

  •   賽靈思公司(Xilinx, Inc. )今天宣布90nm I/O優(yōu)化的Spartan™-3A平臺全線(xiàn)產(chǎn)品實(shí)現量產(chǎn)。這些產(chǎn)品包括Spartan-3A平臺的全部五款器件:XC3S50A、XC3S200A、XC3S400A、XC3S700A和XC3S1400A。   隨著(zhù)產(chǎn)品架構的不斷演進(jìn)和成本的迅速降低,賽靈思Spartan系列FPGA自從1998年推出以來(lái),應用范圍不斷擴展,目前已經(jīng)成為全球消費電子和汽車(chē)應用設計人員的首選器件平臺。其主要應用包括數字顯示、手機、PDA、汽車(chē)后座娛樂(lè )系統和
  • 關(guān)鍵字: FPGA  SPARTAN-3A  單片機  嵌入式系統  賽靈思  

采用靈活的汽車(chē)FPGA來(lái)提高片上系統級集成和降低物料成本

  • 汽車(chē)制造商們堅持不懈地改進(jìn)車(chē)內舒適性、安全性、便利性、工作效能和娛樂(lè )性,反過(guò)來(lái),這些努力又推動(dòng)了各種車(chē)內數字技術(shù)的應用。然而,汽車(chē)業(yè)較長(cháng)的開(kāi)發(fā)周期卻很難跟上最新技術(shù)的發(fā)展,尤其是一直處于不斷變化中的車(chē)內聯(lián)網(wǎng)規范,以及那些來(lái)自消費市場(chǎng)的快速興起和消失的技術(shù),從而造成了較高的工程設計成本和大量過(guò)時(shí)。向這些組合因素中增加低成本目標、擴展溫度范圍、高可靠性與質(zhì)量目標和有限的物理板空間,以及汽車(chē)設計中存在的挑戰,最多使人進(jìn)一步感到沮喪??删幊踢壿嬈骷?nbsp;(PLD),如現場(chǎng)可編程門(mén)陣列 (FPGA)
  • 關(guān)鍵字: CPLD  FPGA  單片機  汽車(chē)電子  嵌入式系統  汽車(chē)電子  

Actel推出業(yè)界最低功耗的FPGA系列——IGLOO

  •   Actel 公司宣布推出業(yè)界最低功耗的現場(chǎng)可編程門(mén)陣列 (FPGA) -- IGLOO™ 系列。這個(gè)以 Flash 為基礎的產(chǎn)品系列的靜態(tài)功耗為5µW,是最接近競爭產(chǎn)品功耗的四分之一;與目前領(lǐng)先的PLD產(chǎn)品比較,更可延長(cháng)便攜式應用的電池壽命達5倍,因而奠定了低功耗的新標準。   由于便攜式產(chǎn)品的生命周期短及市場(chǎng)競爭激烈,設計人員必需不斷增加新的功能和復雜性,但卻不能耗用更多的電池能量。這個(gè)需求使到可重編程及全功能的Actel IGLOO 方案別具吸引力,足以取代ASIC和 C
  • 關(guān)鍵字: Actel  FPGA  單片機  嵌入式系統  

基于 FPGA 的 MPEG-4 編解碼器

  • 您是否曾想在您的FPGA設計中使用先進(jìn)的視頻壓縮技術(shù),卻發(fā)現實(shí)現起來(lái)太過(guò)復雜?現在您無(wú)需成為一名視頻專(zhuān)家就能在您的系統中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿(mǎn)足視頻壓縮需求。 視頻和多媒體系統正變得日益復雜,因此能否獲得適用于您的系統的低成本的可靠 IP 核對您的產(chǎn)品上市極為關(guān)鍵。特別是,視頻壓縮算法與標準已變成極為復雜的電路,需要花費很長(cháng)時(shí)間來(lái)設計,并且常常成為系統測試和發(fā)貨的瓶頸。這些 MPEG-4 簡(jiǎn)易 (simple profile) 編碼器/解碼器核也許正好
  • 關(guān)鍵字: FPGA  MPEG-4  編解碼器  單片機  嵌入式系統  

Altera推出低成本Arria GX FPGA系列

  • Altera公司(NASDAQ: ALTR)今天宣布推出低成本Arria™ GX系列,繼續擴大了公司在收發(fā)器FPGA市場(chǎng)上的領(lǐng)先優(yōu)勢。Arria GX FPGA經(jīng)過(guò)優(yōu)化,支持速率高達2.5Gbps的PCI Express (PCIe)、千兆以太網(wǎng)(GbE)和Serial RapidIO™ (SRIO)標準;這些標準迅速成為很多市場(chǎng)和應用領(lǐng)域的主流協(xié)議。Arria GX系列的特性包括成熟的Str
  • 關(guān)鍵字: Altera  Arria  FPGA  GX  單片機  嵌入式系統  
共6410條 410/428 |‹ « 408 409 410 411 412 413 414 415 416 417 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>