EEPW首頁(yè) >>
主題列表 >>
fpga
fpga 文章 進(jìn)入fpga技術(shù)社區
基于FPGA的八位RISC CPU的設計
- 1 引 言 隨著(zhù)數字通信和工業(yè)控制領(lǐng)域的高速發(fā)展，要求專(zhuān)用集成電路（ASIC）的功能越來(lái)越強，功耗越來(lái)越低，生產(chǎn)周期越來(lái)越短，這些都對芯片設計提出了巨大的挑戰，傳統的芯片設計方法已經(jīng)不能適應復雜的應用需求了。SoC（System on a Chip）以其高集成度，低功耗等優(yōu)點(diǎn)越來(lái)越受歡迎。開(kāi)發(fā)人員不必從單個(gè)邏輯門(mén)開(kāi)始去設計ASIC，而是應用己有IC芯片的功能模塊，稱(chēng)為核（core），或知識產(chǎn)權（IP）宏單元進(jìn)行快速設計，效率大為提高。CPU 的IP
- 關(guān)鍵字： 嵌入式系統 單片機 RISC CPU FPGA
Altera首次實(shí)現了對關(guān)鍵工業(yè)以太網(wǎng)協(xié)議的FPGA IP支持
- Altera公司日前宣布為工業(yè)自動(dòng)化應用中的以太網(wǎng)通信協(xié)議提供FPGA支持，這些應用包括ProfiNet、Ethernet/IP、Modbus-IDA、EtherCAT、SERCOS III接口和Ethernet Powerlink等。這些關(guān)鍵通信協(xié)議的知識產(chǎn)權(IP)內核現在可以在A(yíng)ltera低成本Cyclone®系列FPGA中實(shí)現。 設計人員利用工業(yè)以太網(wǎng)IP內核可以在一塊電路板上實(shí)現任何標準，這不但減小了外形尺寸，而且節省了時(shí)間。系統OEM能夠以高性?xún)r(jià)比方式在其自動(dòng)化產(chǎn)品中增加工業(yè)
- 關(guān)鍵字： 工業(yè)以太網(wǎng) FPGA IP 嵌入式 工業(yè)控制
基于FPGA的智能控制器設計及測試方法研究
- 摘要：通過(guò)模糊自整定PID控制器的設計，本文提出了一種基于VHDL描述、DSP Builder和Modelsim混合仿真、FPGA實(shí)現的智能控制器設計及測試新方法。首先，通過(guò)MATLAB仿真，得出智能控制器的結構和參數。然后，基于VHDL進(jìn)行智能控制器的數字化實(shí)現及其開(kāi)環(huán)測試。在此基礎上，通過(guò)分析一般智能控制器的測試特點(diǎn)，采用DSP Builder構建閉環(huán)測試系統，Modelsim運行DSP Builder生成文件來(lái)驗證QuartusII中所做VHDL設計的測試方法。實(shí)驗表明，該測試方法能有效模擬控制器的
- 關(guān)鍵字： 嵌入式系統 單片機 FPGA 智能控制器 嵌入式
Altera宣布其Cyclone III FPGA提供對EtherCAT IP支持
- Altera公司日前宣布為EtherCAT技術(shù)協(xié)會(huì )的EtherCAT協(xié)議提供知識產(chǎn)權(IP)支持。此前IP是針對Cyclone® II器件，現在將針對Altera新的低成本、低功耗Cyclone III FPGA。 EtherCAT技術(shù)協(xié)會(huì )執行總監Martin Rostan說(shuō)：“在競爭非常激烈的工廠(chǎng)自動(dòng)化設備市場(chǎng)上，企業(yè)正在尋找能夠迅速突出產(chǎn)品優(yōu)勢的新功能和特性。Cyclone III FPGA實(shí)現對EtherCAT的支持，使設計人員能夠以高性?xún)r(jià)比方式，輕松加入實(shí)時(shí)以太網(wǎng)功能?！?
- 關(guān)鍵字： 嵌入式系統 單片機 Altera FPGA Cyclone EtherCAT IP 嵌入式
利用FPGA實(shí)現UART的設計
- 引 言 隨著(zhù)計算機技術(shù)的發(fā)展和廣泛應用，尤其是在工業(yè)控制領(lǐng)域的應用越來(lái)越廣泛，計算機通信顯的尤為重要。串行通信雖然使設備之間的連線(xiàn)大為減少，但隨之帶來(lái)串／并轉換和位計數等問(wèn)題，這使串行通信技術(shù)比并行通信技術(shù)更為復雜。串／并轉換可用軟件實(shí)現，也可用硬件實(shí)現。用軟件實(shí)現串行傳送大多采用循環(huán)移位指令將一個(gè)字節由高位到低位(或低位到高位)一位一位依次傳送，這種方法雖然簡(jiǎn)單但速度慢，而且大量占用CPU的時(shí)間，影響系統的性能。更為方便的實(shí)現方法是用硬件，目前微處理器串行接口常用的LSI 芯片是UART(通用異
- 關(guān)鍵字： 嵌入式系統 單片機 FPGA UART 嵌入式
降低FPGA功耗的設計
- 使用這些設計技巧和ISE功能分析工具來(lái)控制功耗 新一代 FPGA的速度變得越來(lái)越快，密度變得越來(lái)越高，邏輯資源也越來(lái)越多。那么如何才能確保功耗不隨這些一起增加呢？很多設計抉擇可以影響系統的功耗，這些抉擇包括從顯見(jiàn)的器件選擇到細小的基于使用頻率的狀態(tài)機值的選擇等。 為了更好地理解本文將要討論的設計技巧為什么能夠節省功耗，我們先對功耗做一個(gè)簡(jiǎn)單介紹。 功耗包含兩個(gè)因素：動(dòng)態(tài)功耗和靜態(tài)功耗。動(dòng)態(tài)功耗是指對器件內的容性負載充放電所需的功耗。它很大程度上取決于 頻率、電壓和負載
- 關(guān)鍵字： 嵌入式系統 單片機 FPGA 功耗 嵌入式
擴頻通信系統的FPGA實(shí)現
- 擴頻通信自上世紀50年代中期被美國軍方開(kāi)始研究以來(lái)，一直為軍事通信所獨占，廣泛應用于軍事通信、電子對抗以及導航、測量等各個(gè)領(lǐng)域。進(jìn)入上世紀90年代以后，擴頻通信又開(kāi)始向各種民用通信領(lǐng)域發(fā)展，典型的如CDMA和GPS等。應用最廣的是直接序列擴頻方式(DSSS)。它是將待傳送的信息數據被偽隨機碼調制，實(shí)現頻譜擴展后再傳輸，接收端則采用相同的編碼進(jìn)行解調及相關(guān)處理，恢復原始信息數據。 本文采用VHDL語(yǔ)言、Altera公司的集成開(kāi)發(fā)環(huán)境QuartusII 6.0和Cyclone系列芯片EPlC3T14
- 關(guān)鍵字： 通訊 無(wú)線(xiàn) 網(wǎng)絡(luò ) FPGA 無(wú)線(xiàn) 通信
快速實(shí)現基于FPGA的脈動(dòng)FIR濾波器
- 引言 目前，用FPGA(現場(chǎng)可編程門(mén)陣列)實(shí)現FIR(有限沖擊響應)濾波器的方法大多利用FPGA中LUT(查找表)的特點(diǎn)采用DA(分布式算法)或CSD碼等方法，將乘加運算操作轉化為位與、加減和移位操作。這些結構需要占用器件較多的LE(邏輯元件)資源，設計周期長(cháng)，工作頻率低，實(shí)時(shí)性差。本文提出一種基于Stratix系列FPGA器件的新的實(shí)時(shí)高速脈動(dòng)FIR濾波器的快速實(shí)現方法。利 用FGPA集成的DSP(數字信號處理器)乘加模塊定制卷積運算單元，利用VHDL(甚高速集成電路硬件描述語(yǔ)言)元件例化語(yǔ)句快
- 關(guān)鍵字： 嵌入式系統 單片機 FPGA 脈動(dòng)FIR濾波器 嵌入式
采用FPGA的圖像采集卡的設計
- 現代化生產(chǎn)和科學(xué)研究對視頻圖像采集系統的要求日益提高。傳統的圖像采集卡速度慢、處理功能簡(jiǎn)單、采用分立元件、電路非常復雜；而且可靠性差、不易調試、不能很好地滿(mǎn)足特殊要求。FPGA(現場(chǎng)可編程門(mén)陣列)是專(zhuān)用集成電路中集成度最高的一種，用戶(hù)可對FPGA內部的邏輯模塊和I／O模塊重新配置，以實(shí)現用戶(hù)所需邏輯功能。用戶(hù)對FPGA的編程數據放入芯片，通過(guò)上電加載到FPGA中，對其進(jìn)行初始化；也可在線(xiàn)對其編程，實(shí)現系統在線(xiàn)重構?；贔PGA技術(shù)的圖像采集主要是通過(guò)集成的FPGA開(kāi)發(fā)板，使用軟件編程把圖像的采集控制程
- 關(guān)鍵字： 嵌入式系統 單片機 FPGA 圖像采集卡 嵌入式
基于FPGA的多種分頻設計與實(shí)現
- 引言 分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設計，但是，對于時(shí)鐘要求不太嚴格的設計，通過(guò)自主設計進(jìn)行時(shí)鐘分頻的實(shí)現方法仍然非常流行。首先這種方法可以節省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時(shí)鐘操作的目的。 1 整數分頻器的設計 1.1 偶數倍分頻 偶數分頻器的實(shí)現非常簡(jiǎn)單，通過(guò)計數器計數就完全可以實(shí)現。如進(jìn)行N倍偶數分頻，就可以通過(guò)由待
- 關(guān)鍵字： 嵌入式系統 單片機 FPGA 嵌入式
基于FPGA系統易測試性的研究
- 引 言 現代科技對系統的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統中應用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設計調試和檢驗變成設計中最困難的一個(gè)流程。另一方面，當前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線(xiàn)，除了提供高速并行總線(xiàn)接口外，正迅速向高速串行接口的方向發(fā)展，FPGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I(mǎi)／O的測試和驗證更成為傳統專(zhuān)注于FPG
- 關(guān)鍵字： 嵌入式系統 單片機 測試 測量 FPGA 測試測量
fpga介紹
FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。
FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內部包括可 [ 查看詳細 ]
fpga研討會(huì )推薦
fpga電路
fpga相關(guān)帖子
fpga資料下載
fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473