<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga soc

使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序

  • 摘   要: 本文總結了使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序應用,以及在VHDL中使用不同類(lèi)型RAM的方法。關(guān)鍵詞: LeonardoSpectrum;FPGA;VHDLLeonardoSpectrum 是Mentor Graphics公司設計的功能強大的EPLD/FPGA/ASIC綜合工具,支持大部分EPLD/FPGA廠(chǎng)商的產(chǎn)品。LeonardoSpectrum支持VHDL、Verilog、EDIF的綜合、優(yōu)化和定時(shí)分析,可
  • 關(guān)鍵字: FPGA  LeonardoSpectrum  VHDL  

一種近距雷達目標檢測信號處理的FPGA實(shí)現

  • 摘   要: 本文在闡述某種近距雷達目標檢測原理和FPGA技術(shù)發(fā)展狀況的基礎上,著(zhù)重討論用FPGA設計高性能的數字信號處理系統的方法,并給出一個(gè)應用實(shí)例。關(guān)鍵詞:  FPGA;近距雷達;目標檢測;數字信號處理前言FPGA及其相關(guān)技術(shù)是當代微電子技術(shù)迅速發(fā)展的產(chǎn)物,目前已經(jīng)成為開(kāi)發(fā)復雜數字系統的主要方式之一。某近距雷達系統要求利用在與被探測目標的短暫交會(huì )過(guò)程中,對獲得的多普勒信號進(jìn)行頻譜分析并完成動(dòng)目標的識別檢測。交會(huì )的短暫性對信號處理系統的實(shí)時(shí)性提出了嚴格的要求,在
  • 關(guān)鍵字: FPGA  近距雷達  目標檢測  數字信號處理  

精確綜合:下一代FPGA綜合平臺

  • 概述 電子系統設計正在發(fā)生著(zhù)重要的轉變??删幊踢壿嬈骷乖O計者可以開(kāi)發(fā)具有千萬(wàn)門(mén)以上、頻率超過(guò)300MHz以及嵌入式處理器的電路,能夠集成完整的系統。這一技術(shù)進(jìn)步通過(guò)提供ASIC領(lǐng)域之外的全面的方法,正在引起設計過(guò)程的轉變。在迅速變化的可編程邏輯領(lǐng)域,EDA提供商面臨的挑戰是,如何提供與硅容量和復雜性同步的設計工具和方法。例如,ASIC領(lǐng)域用了15年來(lái)合并硅處理和基于可靠的功能性EDA軟件的設計方法。這種ASIC技術(shù)曾經(jīng)是工業(yè)領(lǐng)域的驅動(dòng)力和發(fā)展方向??梢哉f(shuō)ASIC處理造就了電子工業(yè)廉價(jià)的方案,導
  • 關(guān)鍵字: FPGA  

SoC中的電源設計、分析與驗證

  • 2004年6月A版 摘  要:本文分析了深亞微米下超大規模SoC的電源設計中存在的問(wèn)題,給出了業(yè)界適用的設計、驗證方法,并以工程設計為例,給出層次性SoC設計中電源設計、驗證的適用流程。 關(guān)鍵詞:系統芯片;電源電壓降;地電壓反彈;電源網(wǎng)格 引言   SoC(系統芯片)是現代微電子技術(shù)向前發(fā)展的必然趨勢。與工藝技術(shù)逐步先進(jìn)的變化相適應,SoC芯片上的內核邏輯的供電電壓也逐步降低。供電電源電壓減小的一個(gè)顯著(zhù)好處是使整個(gè)芯片的功耗降低,然而它同時(shí)也帶來(lái)了芯片噪聲容限降低的負面影響。芯片供電電源
  • 關(guān)鍵字: SoC  SoC  ASIC  

FPSLIC簡(jiǎn)化SoC設計

  • 電子設計應用2004年第9期 門(mén)陣列的好處在于它不僅可以減小PCB板的尺寸,而且可以降低功耗、提高可靠性,以及降低整個(gè)系統成本。但由于門(mén)陣列的設計工具價(jià)格太高, 流片費用(NRE)的負擔太重,風(fēng)險高,設計周期太長(cháng), 所以不能被一般公司所采用。Xilinx開(kāi)發(fā)出的第一批基于SRAM的FPGA, 由于其軟件價(jià)格很低,沒(méi)有流片費用,所以它比門(mén)陣列更容易普及而被工程師所采用。如今芯片產(chǎn)業(yè)已經(jīng)可以把數百萬(wàn)門(mén)的邏輯放入一個(gè)芯片里,使其達到可以把整個(gè)系統濃縮到單個(gè)芯片的程度,這不僅代表把邏輯和ASIC 放入單一芯片,它
  • 關(guān)鍵字: FPSLIC  SoC  ASIC  

賽普拉斯宣布已開(kāi)始生產(chǎn)一款新型可編程系統級芯片(PSoCTM)混合信號陣列

  • 賽普拉斯半導體公司 (NYSE:CY) 的子公司賽普拉斯微系統有限公司(Cypress MicroSystems)于今日宣布已開(kāi)始生產(chǎn)一款新型可編程系統級芯片(PSoCTM)混合信號陣列。這種具有擴展數字集成功能的新型器件拓展了廣受歡迎的PSoC架構的適用范圍,以滿(mǎn)足消費類(lèi)、工業(yè)、辦公自動(dòng)化、電信和汽車(chē)應用中更大規模、更復雜的嵌入式控制功能的需要。賽普拉斯微系統公司的市場(chǎng)副總裁John McDonald說(shuō):“我們注意到客戶(hù)需要更多的數字功能,以提高外圍部件的集成度。我們的新款PSoC器件使得可用于實(shí)現片上
  • 關(guān)鍵字: 賽普拉斯  SoC  ASIC  

GPIB接口的FPGA實(shí)現

  • 電子設計應用2004年第10期摘    要:GPIB接口是測試儀器中常用的接口方式。通過(guò)將接口設計分解為同步狀態(tài)機設計和寄存器讀寫(xiě)電路設計,采用Verilog語(yǔ)言實(shí)現了滿(mǎn)足IEEE488.1協(xié)議的IP Core設計。將此IP Core固化到FPGA芯片中即可實(shí)現GPIB各種接口功能。關(guān)鍵詞:GPIB接口;狀態(tài)機;FPGA引言在自動(dòng)測試領(lǐng)域中,GPIB通用接口是測試儀器常用的接口方式,具有一定的優(yōu)勢。通過(guò)GPIB組建自動(dòng)測試系統方便且費用低廉。而GPIB控制芯片是自動(dòng)測試系統中
  • 關(guān)鍵字: FPGA  GPIB接口  狀態(tài)機  

實(shí)現FPGA與PC的串行通信

  • 電子設計應用2004年第10期摘    要:本文主要介紹了基于FPGA技術(shù)實(shí)現與PC串行通信的過(guò)程,給出了各個(gè)模塊的具體實(shí)現方法,分析了實(shí)現結果,驗證了串行通信的正確性。關(guān)鍵詞:串行通信;FPGA引言串行通信即串行數據傳輸,實(shí)現FPGA與PC的串行通信在實(shí)際中,特別是在FPGA的調試中有著(zhù)很重要的應用。調試過(guò)程一般是先進(jìn)行軟件編程仿真,然后將程序下載到芯片中驗證設計的正確性,目前還沒(méi)有更好的工具可以在下載后實(shí)時(shí)地對FPGA的工作情況和數據進(jìn)行分析。通過(guò)串行通信,可以向FPGA
  • 關(guān)鍵字: FPGA  串行通信  

應用SoPC Builder開(kāi)發(fā)電子系統

  • 電子設計應用2004年第9期摘    要:本文從系統總線(xiàn)設計、用戶(hù)自定義指令和FPGA協(xié)處理器的應用這三個(gè)方面詳細介紹了如何應用SoPC設計思想和SoPC Builder工具來(lái)開(kāi)發(fā)電子系統。通過(guò)應用SoPC Builder開(kāi)發(fā)工具,設計者可以擺脫傳統的、易于出錯的軟硬件設計細節,從而達到加快項目開(kāi)發(fā)、縮短開(kāi)發(fā)周期、節約開(kāi)發(fā)成本的目的。關(guān)鍵詞:SoPC;SoPC Builder;FPGA引言隨著(zhù)技術(shù)的進(jìn)一步發(fā)展,SoC設計面臨著(zhù)一些諸如如何進(jìn)行軟硬件協(xié)同設計,如何縮短電子產(chǎn)品開(kāi)
  • 關(guān)鍵字: FPGA  SoPC  SoPC  Builder  

基于FPGA的誤碼測試儀

  • 2004年4月A版 摘  要:本文提出了一種基于FPGA的誤碼測試方案,并在FPGA上實(shí)現了其功能。該方案不僅納入了“同步保護”的思想,同時(shí)對誤碼率量級的判斷也提出了一種簡(jiǎn)化而又可行的方法。 關(guān)鍵詞:誤碼測試;FPGA;m序列;同步   在數字通信系統中,為了檢測系統的性能,通常使用誤碼分析儀對其誤碼性能進(jìn)行測量。誤碼分析儀給工程實(shí)際應用帶來(lái)了極大的便利,比如它有豐富的測試接口和測試內容,并能將結果直觀(guān)、準確的顯示出來(lái)。但是它的價(jià)格昂貴,并且通常需要另加外部輔助長(cháng)線(xiàn)驅動(dòng)電路才能與某些系統接
  • 關(guān)鍵字: FPGA  嵌入式  

Mentor Graphics公司與華為公司共建SoC軟硬件協(xié)同驗證環(huán)境

  • 日前,Mentor和華為共同宣布共同建立SOC軟硬件協(xié)同驗證環(huán)境。旨在加強SoC驗證方面雙方的全面合作。事先,華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗證方案成功建立了ARM-based SoC驗證環(huán)境。利用Seamless協(xié)同驗證環(huán)境,華為已經(jīng)成功調試,并解決了多款基于A(yíng)RM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問(wèn)題。華為早在上個(gè)世紀90年代就認識到SoC的功能驗證比傳統的ASIC的功能驗證更具有挑戰性,需要付出更多的仿真努力,同時(shí)產(chǎn)品的開(kāi)發(fā)周期也更
  • 關(guān)鍵字: Mentor  Graphics  SoC  ASIC  

北京集成電路設計園選用Cadence SoC Encounter設計平臺

  • 美國Cadence設計系統公司公司(紐約證券交易所代碼:CDN)董事會(huì )主席Ray Bingham先生一行,到北京集成電路設計園訪(fǎng)問(wèn), 設計園公司總經(jīng)理郝偉亞先生詳細介紹了設計園以及北京集成電路設計產(chǎn)業(yè)發(fā)展情況。Ray Bingham先生表示,Cadence長(cháng)期致力于中國電子產(chǎn)業(yè)的發(fā)展,支持北京集成電路產(chǎn)業(yè)的發(fā)展,對于作為中國7個(gè)國家IC設計基地之一的北京集成電路設計園,擴展其數字設計平臺,選用Cadence SoC Encounter為實(shí)現很復雜、高性能的芯片提供經(jīng)過(guò)驗證的設計工具,應對納米技術(shù)挑戰,感
  • 關(guān)鍵字: Cadence  SoC  ASIC  

高速SoC單片機C8051F

  • 美國Cygnal公司專(zhuān)門(mén)從事混合信號系統芯片(SoC)單片機的設計與制造。公司更新了原51單片機結構,設計了具有自主產(chǎn)權的CIP-51內核,運行速度高達每秒25MIPS?,F已設計并為市場(chǎng)提供了29個(gè)品種的C8051F系列SoC單片機,預計今年年內還將完成20多個(gè)新的SoC單片機的設計。 C8051F系列是集成的混合信號系統芯片SoC單片機,具有與MCS-51內核及指令集完全兼容的微控制器,除了具有標準8051的數字外設部件之外,片內還集成了數據采集和控制系統中常用的模擬部件和其它數字外設及功能部件(參見(jiàn)圖
  • 關(guān)鍵字: SoC  ASIC  

2004年,賽靈思成立20周年慶典

  •   2004年,賽靈思成立20周年慶典。通過(guò)表彰員工、用戶(hù)、股東、合作伙伴和當地社區,公司慶祝了它的20歲生日。
  • 關(guān)鍵字: 賽靈思  FPGA  

橢圓曲線(xiàn)加密的硬件實(shí)現

  • 摘 要: 橢圓曲線(xiàn)加密是一種目前已知的所有公鑰密碼體制中能夠提供最高比特強度的一種公鑰體制。在FPGA實(shí)現橢圓曲線(xiàn)加密系統時(shí),基于GF(2)的多項式有限域中的乘法、求逆運算是其中的兩大難點(diǎn)。本文提供了一種橢圓曲線(xiàn)加密的FPGA實(shí)現的結構,著(zhù)重討論了基于GF(2)的多項式有限域中的乘法、求逆運算的實(shí)現,并與軟件實(shí)現的性能進(jìn)行了比較。關(guān)鍵詞: FPGA;多項式有限域;橢圓曲線(xiàn)加密系統加密的安全性從數論的角度來(lái)說(shuō),任何公鑰密碼系統都建立在一個(gè)NP(無(wú)法處理的問(wèn)題)的基礎上,即對于特定的問(wèn)題,沒(méi)有辦法找到一個(gè)
  • 關(guān)鍵字: FPGA  多項式有限域  橢圓曲線(xiàn)加密系統  
共7974條 529/532 |‹ « 523 524 525 526 527 528 529 530 531 532 »

fpga soc介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga soc!
歡迎您創(chuàng )建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>