FPSLIC簡(jiǎn)化SoC設計

電子設計應用2004年第9期

門(mén)陣列的好處在于它不僅可以減小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整個(gè)系統成本。但由于門(mén)陣列的設計工具價(jià)格太高， 流片費用(NRE)的負擔太重，風(fēng)險高，設計周期太長(cháng)， 所以不能被一般公司所采用。
Xilinx開(kāi)發(fā)出的第一批基于SRAM的FPGA， 由于其軟件價(jià)格很低，沒(méi)有流片費用，所以它比門(mén)陣列更容易普及而被工程師所采用。
如今芯片產(chǎn)業(yè)已經(jīng)可以把數百萬(wàn)門(mén)的邏輯放入一個(gè)芯片里，使其達到可以把整個(gè)系統濃縮到單個(gè)芯片的程度，這不僅代表把邏輯和ASIC 放入單一芯片，它還可包含處理器、存儲器和一些基本模塊。
但是如同當年門(mén)陣列的情況一樣，SoC的實(shí)現需要很大的代價(jià)。其設計軟件價(jià)位高達十萬(wàn)美元，一些知識產(chǎn)權更是又貴又不好用，0.25mm的掩膜費用更高達25萬(wàn)美元，再加上當時(shí)市面上缺乏SoC的知識和概念，讓SoC更難普及大眾。SoC涉及的問(wèn)題見(jiàn)圖1。

圖1  SoC涉及的問(wèn)題

圖2  FPSLIC—通過(guò)AVR進(jìn)行部分配置

圖3  I/O內部接線(xiàn)和內部中斷

圖4  FPSLIC‘Dynamic’SRAM內部結構

圖5  FPSLIC設計軟件

FPSLIC 的架構
FPSLIC (Field Programmable System Level Integration Circuits) 及其軟件被引入解決SoC的種種問(wèn)題。一個(gè)FPSLIC里有一萬(wàn)到四萬(wàn)門(mén)的FPGA、一個(gè)單片機、一個(gè)儲存器、多種外圍設備和現成的接口。 其低價(jià)格的軟件包含：設計主控流程；綜合驗證；布線(xiàn)工具；硬件和軟件的仿真。它將會(huì )帶給所有工程師SoC的應用， 就如當時(shí)FPGA解決門(mén)陣列 的問(wèn)題一樣。
嵌入在FPSLIC里的單片機為Atmel的AVR。它是一個(gè)8位的單片機，可以執行的單時(shí)鐘指令可達120多條， AVR代碼效率和性能跟一般八位的單片機相比凸顯優(yōu)越。當把它嵌入在以SRAM為主的FPSLIC時(shí)，更可表現其三大特點(diǎn) ：提高速度；降低功耗；程序存儲量降低。
在FPSLIC 里AVR 有一些外圍設備，它包含快速8