<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> fifo

基于Verilog HDL語(yǔ)言的32X8 FIFO設計

  • 摘要:介紹了FIFO的基本概念、設計方法和步驟,采用了一種新穎的讀、寫(xiě)地址寄存器和雙體存儲器的交替讀、寫(xiě)機制,實(shí)現了FIFO的基本功能,同時(shí)使本32X8 FIFO擁有可同時(shí)讀、寫(xiě)的能力,完全基于Verilog HDL語(yǔ)言實(shí)現了電路功能
  • 關(guān)鍵字： Verilog  32X8  FIFO  HDL    

有名管道（FIFO）的用法

  • 有名管道（FIFO）的用法,有名管道又稱(chēng)為FIFO，是進(jìn)程間通信的一種方式。FIFO具有以下特點(diǎn)：1.全雙工的通信模式，數據先進(jìn)先出;2.可以用于任意的進(jìn)程之間，通過(guò)指定相同的管道文件進(jìn)行通信;3.文件名存在文件系統中，而管道中的內容存在于內存
  • 關(guān)鍵字： 用法  FIFO  管道  有名  

基于簡(jiǎn)單的FIFO提供數據寬度轉換

  • 許多設計需要FIFO彈性緩沖器，在不同時(shí)鐘速率的次系統和通道的需求中形成橋梁。然而，在某些應用中，需要FIFO緩沖器實(shí)現數據轉換。一個(gè)例子是，通過(guò)FIFO緩沖器，將8位ADC連接到16位數據總線(xiàn)的微處理器(圖1)。不幸地，
  • 關(guān)鍵字： FIFO  數據  轉換    

基于LabVIEW FPGA模塊的FIFO深度設定實(shí)現

  • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設定不當帶來(lái)的數據不連續問(wèn)題，結合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設定FIFO深度的方法。對FIFO不同深度的實(shí)驗表明，采用該方法設定的FIFO深度能夠
  • 關(guān)鍵字： LabVIEW  FPGA  FIFO  模塊    

基于LabVIEW的FPGA模塊FIFO深度設定實(shí)現

  • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設定不當帶來(lái)的數據不連續問(wèn)題，結合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設定FIFO深度的方法。對FIFO不同深度的實(shí)驗表明，采用該方法設定的FIFO深度能夠
  • 關(guān)鍵字： LabVIEW  FPGA  FIFO  模塊    

在FPGA中基于信元的FIFO設計方法

  • 設計工程師通常在FPGA上實(shí)現FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì )使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會(huì )變得不方便或者將增加硬件成本?！　〈藭r(shí)，需要進(jìn)行自行FIFO設計。本
  • 關(guān)鍵字： FPGA  FIFO  信元  設計方法    

FIFO芯片IDT72V3680概述及應用

  • FIFO芯片IDT72V3680概述及應用,1 FIFO概述 　　FIFO芯片是一種具有存儲功能的高速邏輯芯片，可在高速數字系統中用作數據緩存。FIFO通常利用雙口RAM和讀寫(xiě)地址產(chǎn)生模塊來(lái)實(shí)現其功能。FIFO的接口信號包括異步寫(xiě)時(shí)鐘（wr-clk）和讀時(shí)鐘（rd-clk）、與
  • 關(guān)鍵字： 應用  概述  IDT72V3680  芯片  FIFO  

用FIFO實(shí)現高速模數轉換器與TMS320C6000系列DSP的接口

  • 摘要：說(shuō)明了如何使用CY7C4265-10ACFIFO來(lái)實(shí)現TMS320C6205與AD904AST模數轉換器的接口，詳細介紹了TMS320C6205...
  • 關(guān)鍵字： FIFO  TMS320C6000  接口時(shí)序  

FIFO芯片和單片機實(shí)現的圖像采集系統

  • 摘要：基于FIFO芯片AL422B，以飛思卡爾16位單片機MC9S12DG128為核心，采集攝像頭芯片OV7670的圖像信息，設計出以低速率的單片機采集高速率圖像的圖像采集系統。系統采用單片機控制FIFO芯片，先由FIFO實(shí)時(shí)讀取攝像頭芯
  • 關(guān)鍵字： 采集  系統  圖像  實(shí)現  芯片  單片機  FIFO  

基于WinCE系統的FIFO數據傳輸程序設計

  • 1.引言在嵌入式系統特別是數據采集系統中，實(shí)時(shí)性至關(guān)重要，它不僅要求嵌入式微處理器能快速作出響應，還要求嵌入式系統能及時(shí)處理數據[1]。在本文設計的數據采集系統中，如采用常規方法傳輸數據，當采集數據的速度較
  • 關(guān)鍵字： 數據傳輸  程序設計  FIFO  系統  WinCE  基于  

基于FIFO實(shí)現DSP間的雙向并行異步通訊

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字： FIFO  DSP  雙向并行  異步通訊  

基于fifo存儲器的聲發(fā)射信號的數據傳輸及存儲方案介紹

  • 聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構件表面以形成一定數目的傳感器陣列，實(shí)時(shí)接收和采集來(lái)自于材料缺陷的聲發(fā)射信號，進(jìn)而通過(guò)對
  • 關(guān)鍵字： 存儲  方案  介紹  數據傳輸  信號  fifo  存儲器  發(fā)射  基于  

基于DSP的嵌入式 FIFO 數據傳輸系統設計

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字： DSP  FIFO  數據傳輸  

高速FIFO電路在數據采集系統中的應用

  • 高速FIFO電路在數據采集系統中的應用,本文主要介紹高速FIFO電路在數據采集系統中的應用，相關(guān)電路主要有高速A/D轉換器、FPGA、SDRAM存儲器等。圖1為本方案的結構框圖。在大容量高速采集系統項目的開(kāi)發(fā)過(guò)程中，FPGA作為可編程邏輯器件，設計靈活、可操作性
  • 關(guān)鍵字： 系統  應用  數據采集  電路  FIFO  高速  

基于FPGA的高速異步FIFO的設計與實(shí)現

  • 基于FPGA的高速異步FIFO的設計與實(shí)現,引言 　　現代集成電路芯片中，隨著(zhù)設計規模的不斷擴大．一個(gè)系統中往往含有數個(gè)時(shí)鐘。多時(shí)鐘帶來(lái)的一個(gè)問(wèn)題就是，如何設計異步時(shí)鐘之間的接口電路。異步FIFO(First In First Out)是解決這個(gè)問(wèn)題的一種簡(jiǎn)便、快捷的解
  • 關(guān)鍵字： 設計  實(shí)現  FIFO  異步  FPGA  高速  基于  
共124條 4/9 |‹ « 1 2 3 4 5 6 7 8 9 »

fifo介紹

采用FIFO方式時(shí)，信息被以所收到的次序進(jìn)行傳輸。 表示信息存儲的一種數據結構，含義是先進(jìn)入的對象先取出。隊列（Queue ）就是基于這種性質(zhì)實(shí)現的。 FIFO( First In First Out)簡(jiǎn)單說(shuō)就是指先進(jìn)先出。由于微電子技術(shù)的飛速發(fā)展，新一代FIFO芯片容量越來(lái)越大，體積越來(lái)越小，價(jià)格越來(lái)越便宜。作為一種新型大規模集成電路，FIFO芯片以其靈活、方便、高效的特性，逐漸在高速數據采 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>