高速DSP數據采集的信號完整性問(wèn)題

關(guān)鍵詞：信號完整性　ADSP21161　數據采集　噪聲控制

引言

當前，日漸精細的半導體工藝使得晶體管尺寸越來(lái)越小，因而器件的信號跳變也就越來(lái)越快，高速數字系統的快斜率瞬變和極高的工作頻率，以及很大的電路密集度，導致高速數字電路系統設計領(lǐng)域的信號完整性問(wèn)題以及電磁兼容性問(wèn)題日趨嚴重。破壞了信號完整性將直接導致信號失真、定時(shí)錯誤，以及產(chǎn)生不正確數據、地址和控制信號，從而千萬(wàn)系統誤工作甚至導致系統崩潰。因此，信號完整性問(wèn)題已經(jīng)越來(lái)越引起高速數字電路設計人員的關(guān)注。

１　信號完整性問(wèn)題產(chǎn)生的機理

信號完整性的問(wèn)題主要包括傳輸線(xiàn)效應，如反射、時(shí)延、振鈴、信號的過(guò)程與下沖以及信號之間的串擾等，涉及傳輸線(xiàn)上的信號質(zhì)量及信號定時(shí)的準確性。

良好的信號質(zhì)量是確保穩定時(shí)序的關(guān)鍵。由于反射和串擾造成的信號質(zhì)量問(wèn)題都很可能帶來(lái)時(shí)序的偏移和紊亂。例如，串擾會(huì )影響信號的傳播延遲，導致在時(shí)鐘的上升沿或下降沿處采不到準確的邏輯；反射會(huì )造成數據信號在邏輯門(mén)限附近波動(dòng)，從而影響信號上升沿或下降沿變化；時(shí)鐘走線(xiàn)的干擾會(huì )造成一定的時(shí)鐘偏移。

信號完整性分析與設計是最重要的高速ＰＣＢ板級和系統級分析與設計手段，在硬件電路設計中扮演著(zhù)越來(lái)越重要的作用。一個(gè)數字系統能否正確工作，其關(guān)鍵在于信號定時(shí)是否準確。信號定時(shí)和信號在傳輸線(xiàn)上的傳輸延遲與信號波形的損壞程度密切相關(guān)。信號傳輸延遲和波形破損的原因復雜多樣，但主要是以下三種原因破壞了信號的完整性。

①電源、地址噪聲。它主要是源自于電源路徑以及ＩＣ封裝所造成的分布電感的存在。當系統的速度愈快，同時(shí)轉換邏輯狀態(tài)的Ｉ／Ｏ引腳個(gè)數愈多時(shí)，會(huì )產(chǎn)生較大的瞬態(tài)電流，導致電源線(xiàn)上和地線(xiàn)睥電壓波動(dòng)和變化，這就是平進(jìn)所說(shuō)的接地反彈。接地反彈是數字系統的幾個(gè)主要噪聲來(lái)源之一。接地反彈的噪聲常見(jiàn)的現象是，會(huì )造成系統的邏輯運作產(chǎn)生誤動(dòng)作，尤其近年來(lái)日益風(fēng)行的3.3V邏輯家族。

②串擾。信號在沿著(zhù)傳輸線(xiàn)傳輸時(shí)，是以電磁波的形式傳輸的。電磁波包含時(shí)變的電場(chǎng)和磁場(chǎng)。因為電磁場(chǎng)的能量主要是在傳輸線(xiàn)的外部，根據麥克斯韋方程知道，時(shí)變場(chǎng)會(huì )在周?chē)膫鬏斁€(xiàn)產(chǎn)生電壓和電流。那么對受到干擾的傳輸線(xiàn)而言，這個(gè)電壓和電流就是由串擾造成的。串擾主要源自?xún)上噜弻w之間所形成的互感與互容。串擾會(huì )隨著(zhù)印刷電路板的繞線(xiàn)布局密度增加而越顯嚴重，尤其是長(cháng)距離總線(xiàn)的布局，更容易發(fā)生串擾的現象。這種現象是經(jīng)由互容互感將能量由一個(gè)傳輸線(xiàn)耦合到相鄰傳輸線(xiàn)上的。

③反射。反射現象的原因是：信號傳輸線(xiàn)的兩端沒(méi)有適當的阻抗匹配，印刷電路板上的分支布局產(chǎn)生特性阻抗的斷點(diǎn)，過(guò)孔的尺寸以及其它互連所造成的阻抗不連續。所謂特性阻抗是定義為，“當導線(xiàn)上流經(jīng)有高頻信號時(shí)，所呈現的電壓／電流比值”。那么對于確定的傳輸線(xiàn)而言，其特性阻抗為一個(gè)常數。信號的反射現象就是因為信號的驅動(dòng)端和傳輸線(xiàn)的特性阻抗以及接收端的阻抗不一致所造成的。

２　保證信號完整性的方法

２．１　抑制接地反彈

通過(guò)以上分析可知，電源路么以及ＩＰ封裝所造成的分布電感是決定接地反彈的關(guān)鍵之一。要抑制接地反彈的影響，首先是減少ＩＣ封裝的分布電感。在考慮ＩＣ引腳的配置圖時(shí)，就應該將時(shí)鐘脈沖信號或數據／地址總線(xiàn)的引腳位置擺放在較靠近芯片的地方。其次，是采用分布電感量較小的ＩＣ封裝技術(shù)。表１列舉了幾種常見(jiàn)的ＩＣ封裝技術(shù)的分布電感量，可以看出表面貼片的封裝技術(shù)通常會(huì )比ＤＩＰ封裝技術(shù)少３０％的接地反彈；然后是降低印刷電路板端的分布電感量。由于電感與導體的長(cháng)度成正比，與寬度成反比，所以在高速數字系統里大都采用多層板。其中會(huì )在里層擺放一個(gè)或一個(gè)以上的接地層，接地層面積相當寬廣，目的旨在減少其地端回路的電感量。另外，電路設計時(shí)應盡可能避免讓某個(gè)邏輯門(mén)驅動(dòng)太多的負載。因為在數字電路若有多個(gè)并聯(lián)的邏輯裝置?？傒斎腚娙菔菍⒚總€(gè)邏輯裝置的輸入電容直接相加。

表1 幾種IC封裝技術(shù)的分布電感與電容

２．２　解決串擾問(wèn)題

信號之間由于電磁場(chǎng)的相互耦合而產(chǎn)生的不期望的噪聲電壓信號稱(chēng)為信號串擾?！按當_”主要是源自?xún)上囝I(lǐng)導體之間的所形成的互感和互容。串擾超出一定的值將可能引發(fā)電路誤動(dòng)作，從而導致系統無(wú)法正常工作。下面分別探討互容、互感與串擾的關(guān)系，以及如何解決串擾問(wèn)題。

（１）電容耦合

串擾＝(ＺbCm)/tr

式中，Ｚb為受擾線(xiàn)的特性阻抗；Ｃm為互容；tr為輸入到干擾線(xiàn)的入射電壓之上升時(shí)間。

要改善互容產(chǎn)生的串擾，可以從兩個(gè)方面著(zhù)手。一是減少互容Ｃm,做法是在兩相鄰的傳輸線(xiàn)中間加進(jìn)屏蔽措施。通常，在兩個(gè)銅箔通路中加裝一個(gè)接地屏蔽通路，用以改善互容的干擾。二是在時(shí)序規定允許的情況下，增加轉態(tài)較頻繁的信號之上升時(shí)間。

改善互感所產(chǎn)生的串擾，惟有減少流經(jīng)互感的電流所形成的回路面積才是較為簡(jiǎn)易可行的辦法?？梢越柚档蛯Ь€(xiàn)與接地平面之間的距離，減小并行信號長(cháng)度，縮短信號層與平面層的間距，增大信號線(xiàn)間距等措施，來(lái)減少兩導線(xiàn)的互感量。

２．３　改善反射

反射是產(chǎn)生干擾的幾個(gè)重要來(lái)源之一。為改善因線(xiàn)路的阻抗不匹配而造成反射的現象，可以選擇采用“布線(xiàn)拓撲”和“終端技巧”的辦法。

利用適當的布線(xiàn)拓撲法來(lái)改善反射現象，通常不需要增添額外的電子組件（例如，終端電阻或者鉗位二極管）。常見(jiàn)的布線(xiàn)拓撲法有４種，分別是樹(shù)狀法、菊鏈法、星狀法和回路法，如圖１所示。其中樹(shù)狀法是最差的布線(xiàn)法，它所造成的反射量最大，額外的負載效應和振鈴現象都需要加費心來(lái)處理；就“反射”的觀(guān)點(diǎn)，菊鏈法是較佳的布線(xiàn)法。菊鏈法相當適合于地址或者數據總線(xiàn)以及并聯(lián)終端的布線(xiàn)，基本上是沒(méi)有分支旁路的。星狀法適合串聯(lián)終端的布線(xiàn)，但條件是輸出緩沖器（驅動(dòng)器）必須是低輸出阻抗以及具有較高的驅動(dòng)能量?；芈贩ɑ旧吓c菊鏈法類(lèi)似，但是回路法會(huì )耗費較多的回路面積，對于共模噪聲的免疫能力較差。

除了布線(xiàn)拓撲法，為克服反射現象的干擾，“終端技巧”是最有效的方法。傳輸線(xiàn)的特性阻抗一般是定值。對于ＣＭＯＳ電路而方，信號的驅動(dòng)端的輸出阻抗比較小，為幾十Ω，而接收端的輸入阻抗比較大?？梢栽谛盘栕詈蟮慕邮斩似ヅ湟粋€(gè)電阻（在接收端并聯(lián)一個(gè)電阻），這樣匹配和接收端并聯(lián)的結果就可以和傳輸線(xiàn)的特性阻抗相匹配了，信號的性能得到了比較好的改善。終端技巧的目的旨在提供一個(gè)完全阻抗匹配的傳輸線(xiàn)環(huán)境以及保持電位的穩定。

３　高速ＤＳＰ系統的信號完整性分析

下面結合一個(gè)實(shí)際的ＤＳＰ高速圖像數據采集系統，闡述一下信號完整性問(wèn)題的產(chǎn)生以及具體的解決方案。

整個(gè)ＤＳＰ數據采集系統由三部分構成：模擬前端ＣＣＤ數據采集板、ＣＣＤ控制板和數據處理主控制ＤＳＰ板。處理后的數據通過(guò)ＵＳＢ2.0接口傳入上行ＰＣ機，如圖２所示。

模擬前端ＣＣＤ數據采集板由ＣＣＤ掃描器件、模數轉換器件Ａ／Ｄ構成。光源照射到稱(chēng)之為ＣＣＤ（ＣhargeCoupled Device，電荷耦合器件）的光敏元件上實(shí)現光電轉換。由于要掃描的膠片上不透明的區域透射的光較少，透明的區域透射的光較多，而ＣＣＤ器件可以檢測圖像上不同區域透射的不同強度的光。ＣＣＤ掃描器件將膠片掃描，并將ＲＧＢ三色信號分別變成三路模擬信號送到Ａ／Ｄ進(jìn)行采樣，轉換成ＲＧＢ數字信號，供后續處理板處理。

模數轉換器件Ａ／Ｄ的采樣精度、對采樣信號的抗噪聲處理，都影響到采集信號的完整性，直接影響后續處理板的處理效果。我們采用的Ａ／Ｄ是１６位１５Ｍsps的Ａ／Ｄ轉換器，主要對ＣＣＤ采集的三色電平信號采樣成數字信號。有三個(gè)輸入通道，分別對應ＣＣＤ器件的Ｒ、Ｇ、Ｂ信號輸出。每個(gè)通道都由輸入ＣＬＡＭＰ、雙校正采樣器ＣＤＳ、偏移ＤＡＣ和可編程的增益放大器ＰＧＡ構成。這樣就復合成了一個(gè)高效的１６位Ａ／Ｄ轉換器，在精度上可以滿(mǎn)足要求。同時(shí)，為了減少ＣＣＤ在采樣模擬信號時(shí)把外界的噪聲耦合到系統，在電路設計上采用光電耦合器件對ＲＧＢ三路信號進(jìn)行隔離。

ＣＣＤ控制板以ＣＰＬＤ為核心。ＣＰＬＤ接收ＤＳＰ的控制信號，產(chǎn)生相應的控制總線(xiàn)和數據總線(xiàn)，控制ＣＣＤ采集板同ＤＳＰ板進(jìn)行握手方式傳輸數據。這部分采用異步方式工作，速率可以通過(guò)可編程的等待周期和器件的應答信號來(lái)實(shí)現，容易達到信號的完整性要求。

數據處理主控制ＤＳＰ板，是整個(gè)數據采集系統的核心，負責對數字信號作校正處理，并通過(guò)ＵＳＢ2.0接口將圖像數據上傳給計算機。系統由ＡＤＳＰ２１１６１、ＣＰＬＤ?。牛校停罚保玻福粒?、１６位的ＳＤＲＡＭ、Ｆlash芯片ＡＭ２９Ｆ０４０、ＵＳＢ接口控制器ＣＹ７Ｃ６８０１３構成，如圖３所示。由于系統工作在很高的時(shí)鐘頻率上，所以這部分的信號完整性問(wèn)題就顯得十分重要了。

主控制ＤＳＰ板中不僅有高速部分，也有異步的低速部分，所以要對系統進(jìn)行侵害。分割的目的是要重點(diǎn)保護高速部分。ＤＳＰ與ＵＳＢ２.０控制芯片、ＳＤＲＡＭ接口是同步高速接口，對它的處理是保證信號完整性的關(guān)鍵；與Ｆlash、ＣＰＬＤ接口采用異步接口，速率可以通過(guò)可編程的等待周期和硬件應答信號來(lái)實(shí)現，容易達到信號的完整性要求。

高速設計部分要求信號線(xiàn)盡量短，盡量靠近ＤＳＰ器件。但是，如果將ＤＳＰ的信號線(xiàn)直接接到所有的外設上，一方面ＤＳＰ的驅動(dòng)能力可能達不到要求，另一方面由于信號布線(xiàn)長(cháng)度的急劇增加，必然會(huì )帶來(lái)嚴重的信號完整性問(wèn)題。所以，在該系統中具體的處理辦法是，將高速器件與異步低速器件進(jìn)行隔離。在這里采用７４ＬＳ２４５實(shí)現數據隔離，利用準確的選擇邏輯將不同類(lèi)型數據分開(kāi)。用７４ＬＳ２４４構成地址隔離，同時(shí)還增加了ＤＳＰ的地址驅動(dòng)能力。這種解決方案可以縮短高速信號線(xiàn)的傳輸距離，以達到信號完整性的要求。

另外，解決好系統內信號的阻抗匹配，防止信號的反射、串擾噪聲等問(wèn)題，這時(shí)ＤＳＰ系統正常工作的基本條件之一。ＤＳＰ電路傳輸阻抗應與芯片Ｉ／Ｏ腳的輸出阻抗匹配。不匹配會(huì )引起信號反射，結果可能造成邏輯混亂。傳輸線(xiàn)越長(cháng)，影響越大。通常采樣串接電阻來(lái)改善傳輸線(xiàn)的阻抗匹配，信號引線(xiàn)長(cháng)度應盡量小于１５cm。對于長(cháng)度超過(guò)１５cm的引線(xiàn)，在驅動(dòng)端（源端）和目的端應串接３３Ω的匹配電路，避免由于信號反射引起干擾。在工程實(shí)踐中，我們還采用在接收端接一個(gè)上拉電阻，以改善系統的驅動(dòng)能力。這是考慮到芯片的高電平驅動(dòng)能力較差，通過(guò)外接電壓加以補償。

最后，解決ＤＳＰ系統的電源配置和電源裝置的傳導干擾。我們采用的ＡＤＳＰ２１１６１是ＡＤＳＤＰ?。樱龋粒遥孟盗校模樱刑幚砥?，對系統供電電源的要求都比較嚴格，電源的抖動(dòng)范圍不超過(guò)５％。芯片內核電壓為2.5V，芯片Ｉ／Ｏ口部分采用3.3V供電，而片外的一些常規集成電路又采用５Ｖ供電。系統采用多種電壓供電無(wú)疑增加了各種電壓之間的串擾。其中，模擬電源ＡＶＤＤ為ＤＳＰ的時(shí)鐘產(chǎn)生器ＰＬＬ供電，要求比較穩定的電源，紋波干擾比較小。因為，我們采用磁珠和電容相結合的高質(zhì)量濾波網(wǎng)絡(luò )對電源ＡＶＤＤ濾波。這里的磁珠和電容對電源紋波有明顯的抑制使用。磁珠在某些高頻區域內，其阻抗急劇上升，從而在特定的頻率區域可獲得較好的衰減效果，而對ＤＳＰ的信號傳輸不會(huì )產(chǎn)生影響。該濾波網(wǎng)絡(luò )應盡量靠近芯片引腳。為了避免噪聲干擾，模擬地布線(xiàn)還要求盡可能粗。

結語(yǔ)

本文分析了高速電路設計中的信號完整性問(wèn)題，提出了保證信號完整性的一些措施，并結合一個(gè)ＤＳＰ數據采集系統，具體分析了實(shí)現信號完整性的方法。該系統現已調試通過(guò)。實(shí)踐證明，以上保證信號完整性的措施是必要而且正確的。