基于內插和QLA技術(shù)的并行DDS的實(shí)現

　　1 引 言

　　直接數字頻率合成技術(shù)(Direel Digital FrequencySynthesis，DDS)稱(chēng)為第三代頻率合成技術(shù)，他利用正弦信號的相位與時(shí)間呈線(xiàn)性關(guān)系的特性，通過(guò)查表的方式得到信號的瞬時(shí)幅值，從而實(shí)現頻率合成。這種方法不僅可以產(chǎn)生不同頻率的正弦波，而且具有超寬的相對帶寬，超高的變頻速率，超細的分辨率以及相位的連續性和產(chǎn)生任意波形(AWG)的特點(diǎn)。

　　目前所使用的大部分DDS結構，在相位累加模塊和相位幅度轉換模塊均采用了流水線(xiàn)技術(shù)和某些壓縮算法等，但都不能從根本上解決DDS的輸出頻率受外部時(shí)鐘頻率約束的瓶頸以及波形的輸出質(zhì)量受查找表容量限制的問(wèn)題。因此在對DDS的結構進(jìn)行深入研究的基礎上，我們在相位累加器部分以并行結構來(lái)實(shí)現，在相位幅度轉換模塊的設計采用了QLA(Quad Line Approximation)技術(shù)結合改善的Sunderland法，最后在FPGA(Field Programmable Gate Array)中進(jìn)行驗證，無(wú)雜散動(dòng)態(tài)范圍(Spur Free Dynamic Range，SFDR)可達63 dBc，3.3 V下總功耗僅為170 mw，大大提高了輸出頻率和頻譜純度，降低了功耗。

　　2 DDS工作原理

　　DDS[1,2]主要由相位累加器、波形存儲模塊和數模轉換器等組成。在外部參考時(shí)鐘作用下，相位累加器以步長(cháng)增加，輸入到波形存儲模塊內，波形存儲模塊包含一個(gè)周期正弦波的數字幅度信息，每個(gè)地址對應正弦波中0～360