分布式錄波器高精度同步時(shí)鐘信號的實(shí)現

隨著(zhù)智能電網(wǎng)技術(shù)大踏步地向前發(fā)展，電力部門(mén)對故障錄波裝置的分布式應用要求越來(lái)越高，對在分布式系統中的錄波同步的要求也越來(lái)越嚴格，僅采用單一的GPS對時(shí)系統已不能完全滿(mǎn)足電網(wǎng)運行的要求。因此，需要引入更多的啟動(dòng)邏輯作為系統同步錄波的判據。

目前智能變電站的時(shí)間同步系統的主時(shí)鐘多采用GPS和北斗的雙系統對時(shí)，對于作為從時(shí)鐘的二次裝置(如保護、測控、故障錄波、合并單元等)一般采用IRIG-B碼對時(shí)方式。長(cháng)期以來(lái)，IRIG-B碼對時(shí)也一直是電力部門(mén)較為青睞的一種時(shí)鐘源，而且大多二次設備多采用CPU的方式進(jìn)行編解碼。但由于CPU在受到干擾的情況下容易出現死機、崩潰、復位等現象，盡管時(shí)間短暫，在故障錄波的情況下是絕對不允許的。針對以上情況，本文提出了一種基于A(yíng)ltera公司的MAXII570來(lái)實(shí)現IRIG-B解碼器的設計思想，利用CPLD基于硬件邏輯、對環(huán)境的抗干擾性能強等優(yōu)勢來(lái)避免產(chǎn)生類(lèi)似的情況，以提高設備運行的可靠性與安全性。

故障錄波器是電力系統發(fā)生故障及振蕩時(shí)能自動(dòng)記錄故障前、后過(guò)程的各種電氣量變化的一種裝置。它可以記錄因短路故障、系統振蕩、頻率崩潰、電壓崩潰等大擾動(dòng)引起的系統電流、電壓及其導出量(如有功、無(wú)功以及系統頻率)的全過(guò)程變化。主要用于檢測繼電保護與安全自動(dòng)裝置的動(dòng)作行為，了解系統暫態(tài)過(guò)程中系統中各電參量的變化規律，以及校核電力系統計算程序及模型參數的正確性等。目前，故障錄波裝置的錄波結果是分析電力系統故障的重要依據。

在分布式的錄波系統中，各子單元之間需要在同一節拍下完成模數轉換工作，以達到同步采樣的功能。因此需要一個(gè)“同步節拍器”來(lái)完成各子單元之間的信號同步，當出現故障的時(shí)候，由監測到故障的單元向本同步器發(fā)出錄波啟動(dòng)信號，由本同步器向其他子單元發(fā)出同步錄波的命令，從而達到同步錄波的功能。
本文介紹的一種采用MAXII570實(shí)現分布式錄波系統同步的設計思想，為充分利用MAXII570芯片資源，將上述所有同步啟動(dòng)信號的啟動(dòng)邏輯均集成在芯片中。

1 系統結構

采用MAXII570實(shí)現分布式錄波系統的IRIG-B(DC)解碼器的框圖如圖1所示。在變電站中由主時(shí)鐘或擴展鐘送出的IRIG-B碼到達故障錄波裝置后，經(jīng)過(guò)MAXII570解碼后產(chǎn)生秒脈沖、串行時(shí)標等TTL信號。由于TTL傳輸距離比較短，很容易受到干擾，所以將其轉換為RS485電平后發(fā)送給各子單元。這樣不僅可以做到長(cháng)距離傳輸，而且可以大大提高抗干擾性能。在實(shí)際的應用環(huán)境中，若主時(shí)鐘系統送過(guò)來(lái)的IRIG-B碼源為本身就為RS485信號，則在該系統中同樣可以工作，只需調整光耦前端的限流電阻大小即可實(shí)現解碼。

為提高系統同步時(shí)鐘的精度和穩定性，設計時(shí)采用一片12.8 MHz的溫度補償晶振的輸出作為主振頻率。溫度補償晶振的精度為0.5 ppm，經(jīng)過(guò)分頻后可以產(chǎn)生穩定可靠的12.8 kHz作為模數轉換的工作頻率。

故障信號為各子單元發(fā)送過(guò)來(lái)的信號，作為系統的同步判據。當系統收到故障信號后，發(fā)出錄波啟動(dòng)信號，通知各子單元啟動(dòng)錄波，經(jīng)過(guò)一段時(shí)間后(該時(shí)間可以由整定值設定)，發(fā)出錄波結束信號，完成本次錄波工作。當出現連續故障時(shí)，只要對應的子單元發(fā)出故障信號即可，其余的同步工作由本系統完成。

2 IRIG-B解碼器的實(shí)現

圖2為IRIG-B(DC)碼的示意圖[1]。它是每秒一幀的時(shí)間串碼，每個(gè)碼元寬度為10 ms，一個(gè)時(shí)幀周期包括100個(gè)碼元，為脈寬編碼。碼元的“準時(shí)”參考點(diǎn)是其脈沖前沿，時(shí)幀的參考標志由一個(gè)位置識別標志和相鄰的參考碼元組成，其寬度為8 ms。每10個(gè)碼元有一個(gè)位置識別標志：P1、P2、P3，…，P9、P0，均為8 ms寬度；PR為幀參考點(diǎn)，二進(jìn)制“1”和“0”的脈寬分別為5 ms和2 ms。

一個(gè)時(shí)間格式幀從幀參考標志開(kāi)始。因此連續兩個(gè)8 ms寬脈沖表明秒的開(kāi)始，如果從第二個(gè)8 ms開(kāi)始對碼元進(jìn)行編碼，則分別為第0，1，2，…，99個(gè)碼元。在B碼時(shí)間格式中含有天、時(shí)、分、秒，順序為秒-分-時(shí)-天，所占信息位為秒7位、分7位、時(shí)6位、天10位，其位置在P0～P5之間。P6～P0包含其他控制信息。其中“秒”信息為第1~8個(gè)碼元；“分”信息為第10~17個(gè)碼元；“時(shí)”信息為第20~27個(gè)碼元；第5、14、24碼元為索引標志，寬度為2 ms。時(shí)、分、秒均用BCD碼表示，低位在前，高位在后；個(gè)位在前，十位在后。

IRIG-B的解碼過(guò)程采用最簡(jiǎn)單的脈寬測量方法實(shí)現，經(jīng)過(guò)編譯比較，該方法所耗用的CPLD資源最少。IRIG-B碼元信號的高低電平均為1 ms的整數倍，所以測量該信號的基本時(shí)鐘采用1 kHz的時(shí)鐘信號作為解碼時(shí)鐘。該時(shí)鐘由系統輸入的12.8 MHz時(shí)鐘經(jīng)過(guò)12 800次分頻后產(chǎn)生。脈寬測量部分VHDL源代碼描述如下：

measureBwide：process(inputHClk)
begin
if rising_edge(inputHClk) then
if pwmMeasureEnable=′1′ then
--上升沿開(kāi)始計數
regCountH=regCountH+1；
--計數器++
regOutputReadEnable=′0′；
--此時(shí)數據不可讀
else null；
end if；
if (regBLast=′1′)and( regBCurrent=′0′) then
--降沿判斷脈寬
case (regCountH) is
when 5000 to 14000 =>
regOutputData=0010；
- regOutputPwm0Or1=′0′；
when 20000 to 30000=>
regOutputData=0101；
regOutputPwm0Or1=′1′；
when 35000 to 48000=>
regOutputData=1000；
regOutputPwm0Or1=′0′；
when others=>NULL；
regOutputPwm0Or1=′0′；
end case；
regCountH=0；
regOutputReadEnable=′1′；
--此時(shí)數據可讀
else null；
end if；
else NULL；
end if；
end process measureBwide；

IRIG-B解碼的主要任務(wù)是找到碼元起始報頭，也就是2個(gè)連續的占空比為8 ms：2 ms的脈沖。找到報頭后，根據碼元的分布情況逐一解出相應的數據即可。找到起始報頭后，輸出秒脈沖，同時(shí)根據解碼數據輸出串行數據。本文利用12.8 MHz進(jìn)行1 333次分頻產(chǎn)生9 600 b/s的串行數據波特率，雖然不是整數，但是可滿(mǎn)足串行數據的誤碼率要求。

分脈沖由秒脈沖計數器產(chǎn)生，即計數器計滿(mǎn)1 min時(shí)，輸出一個(gè)脈沖。

3 同步邏輯信號的實(shí)現

分布式同步邏輯的實(shí)現為本系統的重要部分，也是分布式錄波系統同步錄波的關(guān)鍵。系統中有一個(gè)專(zhuān)門(mén)用于接收各子單元故障的信號，作為系統錄波的專(zhuān)用引腳，該信號為RS485驅動(dòng)，因此抗干擾能力比較強。實(shí)際應用中，不論哪一個(gè)子單元判斷出故障信號，均向本系統發(fā)出一個(gè)觸發(fā)電平，當本系統收到該電平后立即發(fā)出啟動(dòng)信號，啟動(dòng)錄波后一段時(shí)間再發(fā)出錄波結束電平，結束本次錄波工作。

由于CPLD的并行處理功能強大與反應速度快的特點(diǎn)，所以子單元發(fā)出故障信號的延時(shí)可以忽略不計(小于10 ns)。由于不同的用戶(hù)需要的錄波文件大小不一致，所以將錄波結束的控制參數交由用戶(hù)在線(xiàn)設置。由故障、錄波啟動(dòng)、錄波結束三組信號再配合IRIG-B時(shí)鐘信號即可實(shí)現系統的同步錄波功能(此處的源代碼不再贅述)。

4 實(shí)驗結果

本系統的設計方案在A(yíng)ltera公司的MAXII570[2]上實(shí)現，編譯環(huán)境為QuartusII 8.0，編程語(yǔ)言為VHDL[3]。
本系統在理論上最多能夠連接32個(gè)子單元(RS485驅動(dòng)能力的限制)，實(shí)際應用中，由于受到產(chǎn)品外形結構的限制，最大連接了8個(gè)子單元，任意一個(gè)子單元發(fā)出故障信號時(shí)，均能通過(guò)本系統產(chǎn)生錄波的同步信號，各項指標均滿(mǎn)足錄波器的相關(guān)指標要求。即使多個(gè)子單元發(fā)出故障信號，本系統亦能準確判斷出故障信號，從而輸出同步信號。

通過(guò)實(shí)際測試，本文設計方案只占用了63%的系統資源，留有相當大的剩余資源，非常方便實(shí)現后期的功能升級，而不用更換硬件。

本設計的難點(diǎn)在于如何正確地安排好芯片內部各個(gè)模塊之間的時(shí)序，特別是當多個(gè)單元發(fā)出故障信號的情況下，如何能夠準確地發(fā)出錄波啟動(dòng)和錄波結束信號，而不丟失錄波文件。本系統可以用于暫態(tài)錄波器，也可以用于穩態(tài)錄波器。此外，經(jīng)過(guò)調整相應的參數后，也可以用于其他的分布式實(shí)時(shí)系統。