EEPW首頁(yè) >>
主題列表 >>
asic-to-fpga
asic-to-fpga 文章 進(jìn)入asic-to-fpga技術(shù)社區
美高森美和Sibridge Technologies共同開(kāi)發(fā)用于SmartFusion2和IGLOO2 FPGA器件的高速協(xié)議IP產(chǎn)品組合
- 致力于在電源、安全、可靠和性能方面提供差異化半導體技術(shù)方案的領(lǐng)先供應商美高森美公司(Microsemi Corporation) 和擁有ASIC/SoC設計、驗證和嵌入式解決方案專(zhuān)有技術(shù)的領(lǐng)先設計和驗證IP供應商Sibridge Technologies宣布推出一系列瞄準美高森美SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA器件的高速I(mǎi)P內核。 通過(guò)增添了Sibridge Technologies成為認可的CompanionCore供應商，這項舉措擴展了
- 關(guān)鍵字： 美高森美 FPGA
CPU遇摩爾定律瓶頸 FPGA混合元件或成解決方案
- 各科技大廠(chǎng)莫不希望能以更少的成本、在更小的空間里嵌入更多運算電晶體，有廠(chǎng)商開(kāi)始轉向開(kāi)發(fā)現場(chǎng)可編程閘陣列(Field Programmable Gate Array;FPGA)平行架構，整合FPGA與處理器優(yōu)勢打造低功耗、高效能的Saturn 1伺服器，也打造出更易于作業(yè)的Carte開(kāi)發(fā)環(huán)境，可望推動(dòng)未來(lái)市場(chǎng)主流應用。 根據The Platform報導分析，近年處理器研發(fā)遇上摩爾定律(Moore's Law)瓶頸，廠(chǎng)商們想破頭提升產(chǎn)品應用效能，業(yè)界與高效能運算市場(chǎng)也開(kāi)始熱烈討論FPGA架構應用。業(yè)
- 關(guān)鍵字： FPGA CPU
基于DSP和FPGA的紅外信息數據處理系統
- 現代空戰中，光電對抗裝備在戰爭中扮演著(zhù)重要的角色，而紅外偵測與跟蹤系統由于采用的無(wú)源探測技術(shù)，因此與雷達等主動(dòng)探測系統相比具有隱身性強、抗干擾能力好和小型化程度高等優(yōu)點(diǎn)，受到業(yè)內的關(guān)注。新一代紅外成像導引系統須具備高精度、處理速度快、實(shí)時(shí)性強且反應時(shí)間短等特點(diǎn)，這便要求圖像處理計算機能滿(mǎn)足圖像處理中大數據量、復雜運算、實(shí)時(shí)性強、高傳輸率和穩定可靠等要求。文中從工作原理、硬件及軟件3個(gè)方面介紹了基于DSP和FPGA芯片的紅外信息數據處理系統設計方法。 1紅外制導控制系統硬件總體設計 紅外信息
- 關(guān)鍵字： DSP FPGA
基于FPGA的圖像實(shí)時(shí)處理系統設計
- 由于現場(chǎng)實(shí)時(shí)測量的需要，機器視覺(jué)技術(shù)越來(lái)越多地借助硬件來(lái)完成，如DSP芯片、專(zhuān)用圖像信號處理卡等。但是，DSP做圖像處理也面臨著(zhù)由于數據存儲與處理量大，導致處理速度較慢，系統實(shí)時(shí)性較差的問(wèn)題。本文將FPGA的IP核內置緩存模塊和乒乓讀寫(xiě)結構相結合，實(shí)現了圖像數據的緩存與提取，節省了存儲芯片所占用的片上空間，并且利用圖像預處理重復率高，但算法相對簡(jiǎn)單的特點(diǎn)和FPGA數據并行處理，結合流水線(xiàn)的結構，大大縮短了圖像預處理的時(shí)間，解決了圖像處理實(shí)時(shí)性差的問(wèn)題。 1系統架構和流程簡(jiǎn)介 本系統采用了F
- 關(guān)鍵字： FPGA DSP
雷達信號處理：FPGA還是GPU?
- FPGA和CPU一直是雷達信號處理不可分割的組成部分。傳統上FPGA用于前端處理，CPU用于后端處理。隨著(zhù)雷達系統的處理能力越來(lái)越強，越來(lái)越復雜，對信息處理的需求也急劇增長(cháng)。為此，FPGA不斷在提高處理能力和吞吐量，CPU也在發(fā)展以滿(mǎn)足下一代雷達的信號處理性能需求。這種努力發(fā)展的趨勢導致越來(lái)越多的使用CPU加速器，如圖形處理單元(GPU)等，以支持較重的處理負載。 本文對比了FPGA和GPU浮點(diǎn)性能和設計流程。最近幾年，GPU已經(jīng)不僅能完成圖形處理功能，而且成為強大的浮點(diǎn)處理平臺，被稱(chēng)之為GP-
- 關(guān)鍵字： FPGA GPU
基于FPGA 的太陽(yáng)能并網(wǎng)逆變器的研究
- 系統概述 新能源發(fā)電成為21世紀解決能源危機的必經(jīng)出路，光伏發(fā)電、風(fēng)電、核電等新能源發(fā)電是目前新能源發(fā)電研究的幾大方向。這幾種新能源各有各的特點(diǎn)，我們選擇了最靠近我們的光伏發(fā)電作為研究出發(fā)點(diǎn)。 目前光伏發(fā)電并網(wǎng)技術(shù)的研究愈加深入成熟，而關(guān)于光伏發(fā)電技術(shù)的具體應用環(huán)節還是有著(zhù)許多發(fā)揮余地。光伏發(fā)電的優(yōu)點(diǎn)是清潔安全、分布相對較為均勻、可持續利用。同時(shí)光伏發(fā)電也存在自己的問(wèn)題，其中一個(gè)很重要的問(wèn)題是光伏發(fā)電需要做的是收集輻射到地表的太陽(yáng)能，這個(gè)環(huán)節需要占用大量的空間，這個(gè)問(wèn)題使光伏發(fā)電的應用有著(zhù)
- 關(guān)鍵字： FPGA 逆變器
混合信號IC──復雜電源管理組件的設計挑戰及解決方案
- 隨著(zhù)系統內電源數量的增多，為了確保其安全、經(jīng)濟、持續和正常的工作，對電源軌進(jìn)行監測和控制變得非常重要，特別是在使用微處理器時(shí)。確定電壓軌是否處于工作范圍內，以及該電壓相對于其它電壓軌是否按照正確的時(shí)序上電或斷電，這些對于系統執行的可靠性和安全性來(lái)說(shuō)都是至關(guān)重要的。例如FPGA，在向組件提供5V I/O(輸入/輸出)電壓之前，必須先施加3.3V的核心電壓，并持續至少20ms，以避免組件上電時(shí)受到損壞。對于系統的可靠性來(lái)說(shuō)，滿(mǎn)足這樣的時(shí)序要求就像要保證組件在規定的電源電壓和溫度范圍內工作一樣至關(guān)重要。
- 關(guān)鍵字： FPGA DSP
混合信號FPGA實(shí)現真正單芯片SOC
- 要實(shí)現能夠將所有重要功能集成在單一器件的設計理由很簡(jiǎn)單，因為這樣就能將材料成本、部件庫存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時(shí)也有助于提高對知識產(chǎn)權的保護。如果一項設計功能的精髓能夠深植于單一芯片上，將會(huì )大大增加第三方取得這項設計的困難度。 單芯片系統對嵌入式系統設計師來(lái)說(shuō)，往往會(huì )隨著(zhù)其面對的不同的系統設計而各有不同。例如，在龐大的娛樂(lè )或通信消費產(chǎn)品市場(chǎng)中，SoC意味著(zhù)一顆具有數百萬(wàn)邏輯門(mén)的集成電路(IC)，其中包含許多大型定制邏輯模塊，并有將芯片的數字處
- 關(guān)鍵字： FPGA SOC
Mentor Graphics 宣布推出旨在提升測試平臺效率的 EZ-VIP 包
- Mentor Graphics公司今天宣布即時(shí)推出 EZ-VIP 效率包。該效率包面向使用 Questa® Verification IP (QVIP) 的 ASIC 和 FPGA 驗證團隊，可將創(chuàng )建、實(shí)例化、配置和連接 QVIP 測試平臺的時(shí)間縮短 5 倍以上，從而顯著(zhù)提高效率。這就意味著(zhù)，驗證團隊可以將更多的時(shí)間花在 QVIP 上，以驗證他們的設計在功能上是否正確。 EZ-VIP 包由 QVIP 配置軟件、一個(gè) VIP 調通服務(wù)包和一個(gè)全新的 EZ-VIP API 組成。其中，QVI
- 關(guān)鍵字： Mentor Graphics FPGA
【從零開(kāi)始走進(jìn)FPGA】 玩轉VGA
- 一、VGA的誘惑 首先，VGA的驅動(dòng)，這事，一般的單片機是辦不到的;由于FPGA的速度，以及并行的優(yōu)勢，加上可現場(chǎng)配置的優(yōu)勢，VGA的配置，只有俺們FPGA可以勝任，也只有FPGA可以隨心所欲地配置(當然ARM也可以，應用比較高吧)。 初學(xué)者就是喜歡看炫的效果，往往會(huì )忍不住想玩。尤其玩FPGA的，沒(méi)玩VGA就感到跟單片機沒(méi)啥提升，因此VGA的驅動(dòng)也不得不講。Bingo當年也是如此。擋不住VGA的誘惑，初學(xué)者問(wèn)Bingo VGA問(wèn)題的人也是灰常的多，也許一般教科書(shū)理論太強，實(shí)際應用不是很身后
- 關(guān)鍵字： VGA FPGA
Altera宣布Stratix 10的創(chuàng )新全面刷新高端FPGA和SoC業(yè)界性能指標記錄
- Altera公司今天發(fā)布其Stratix® 10 FPGA和SoC體系結構和產(chǎn)品細節，這一下一代高端可編程邏輯器件在性能、集成度、密度和安全特性方面實(shí)現全面突破，勢必將云時(shí)代的網(wǎng)絡(luò )通信技術(shù)推向又一個(gè)巔峰。 Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex™ FPGA架構，由Intel® 14 nm三柵極工藝技術(shù)制造，內核性能是前一代FPGA的2倍。業(yè)界性能最好、密度最高、具有先進(jìn)的嵌入式處理功能的FPGA與GPU級別浮點(diǎn)計算性能和異構
- 關(guān)鍵字： Altera FPGA
FPGA開(kāi)發(fā)外設子板模塊電路設計詳解
- FPGA(Field-Programmable Gate Array)，即現場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。FPGA的開(kāi)發(fā)相對于傳統PC、單片機的開(kāi)發(fā)有很大不同。FPGA以并行運算為主，以硬件描述語(yǔ)言來(lái)實(shí)現;相比于PC或單片機(無(wú)論是馮諾依曼結構還是哈佛結構)的順序操作有很大區別，也造成了FPGA開(kāi)發(fā)入門(mén)較難。目前國內有專(zhuān)
- 關(guān)鍵字： FPGA A/D
asic-to-fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng )建詞條
asic-to-fpga電路
asic-to-fpga相關(guān)帖子
asic-to-fpga資料下載
asic-to-fpga專(zhuān)欄文章
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473