基于FPGA的圖像實(shí)時(shí)處理系統設計

　　由于現場(chǎng)實(shí)時(shí)測量的需要，機器視覺(jué)技術(shù)越來(lái)越多地借助硬件來(lái)完成，如DSP芯片、專(zhuān)用圖像信號處理卡等。但是，DSP做圖像處理也面臨著(zhù)由于數據存儲與處理量大，導致處理速度較慢，系統實(shí)時(shí)性較差的問(wèn)題。本文將FPGA的IP核內置緩存模塊和乒乓讀寫(xiě)結構相結合，實(shí)現了圖像數據的緩存與提取，節省了存儲芯片所占用的片上空間，并且利用圖像預處理重復率高，但算法相對簡(jiǎn)單的特點(diǎn)和FPGA數據并行處理，結合流水線(xiàn)的結構，大大縮短了圖像預處理的時(shí)間，解決了圖像處理實(shí)時(shí)性差的問(wèn)題。

　　1系統架構和流程簡(jiǎn)介

　　本系統采用了FPGA與DSP相結合的架構，綜合了各自的優(yōu)點(diǎn)，使系統滿(mǎn)足實(shí)時(shí)性要求的同時(shí)，又可以在后續任務(wù)中完成復雜算法的處理。系統的整體架構如圖1所示。

　　系統上電后，CCD相機向AD轉換芯片TVP5150輸入PAL制式模擬圖像信號，TVP5150將模擬信號轉換成數字信號后，以ITU-R BT656格式傳輸到FPGA，FPGA對采集到的ITU-R BT656格式的圖像數據去消隱化后進(jìn)行預處理，處理完之后傳輸到DM642的VP0口，VP0以8位RAW格式接收圖像數據，并通過(guò)EDMA通道存儲到連接在EMIFA接口上的SDRAM中。經(jīng)過(guò)DSP的圖像處理后，將SDRAM中的圖像數據以ITU-R BT656的格式經(jīng)DM642的VP2口傳輸到DA芯片SAA7121，然后SAA7121進(jìn)行DA轉換后，將PAL制式的模擬信號輸出到LCD顯示器上顯示。需要說(shuō)明的是，TVP5150和SAA7121通過(guò)DM642的I2C總線(xiàn)接口配置。

　　圖1系統結構框圖

　　2 FPGA圖像緩存與處理

　　由于該系統利用FPGA并行性和高速性來(lái)縮減圖像預處理的時(shí)間，因此，FPGA的圖像緩存和預處理環(huán)節直接影響到系統的實(shí)時(shí)性，是整個(gè)系統的核心部分，也是本文所要介紹的重點(diǎn)。根據圖像預處理的需求和FPGA內部各模塊功能的不同，將其分為4個(gè)部分：去消隱化、濾波、閾值分割和邊緣提取。

　　2.1去消隱化

　　FPGA接收TVP5150傳輸的數字信號為ITUR BT656格式，該格式除了傳輸4∶2∶2的YCbCr視頻數據流外，還包含行、列消隱信號。因此，需要將行列消隱信號剔除掉，以便后期進(jìn)行圖像預處理。

　　根據BT656的固有結構，編寫(xiě)了Verilog硬件語(yǔ)言程序，用于提取BT656中的720×576個(gè)像素點(diǎn)的有效視頻數據，由于圖像處理過(guò)程只需要檢測亮度信號(Y分量)，因此同時(shí)舍去各像素點(diǎn)的色度信號(Cb、Cr分量)，僅保留亮度信號作為圖像有效數據。在去消隱化過(guò)程中，每行起始狀態(tài)里，檢測輸入8位數據，如果連續3個(gè)輸入信號滿(mǎn)足FF、00、00結構，則跳入下一個(gè)狀態(tài)，判斷下一個(gè)8位輸入XY信號，是否為有效圖像標志信號(80標志該行為偶場(chǎng)圖像數據，C7標志該行為奇場(chǎng)圖像數據)，若判斷是，則計數器計數，并采集計數器為偶數時(shí)的數據(即亮度信號)，為圖像有效數據，當采集滿(mǎn)720個(gè)圖像有效數據時(shí)，狀態(tài)機轉入初始狀態(tài)繼續等待FF、00、00結構，并依此循環(huán)。

　　2.2濾波

　　攝像機采集的圖像存在各類(lèi)噪聲，從而對目標信息的進(jìn)一步處理產(chǎn)生不利影響，因此，獲取圖像后需要對圖像進(jìn)行濾波?？紤]到中值濾波在平滑脈沖噪聲方面非常有效，并且可以保護圖像尖銳的邊緣的優(yōu)點(diǎn)，我們選用3×3中值濾波作為系統的圖像濾波算法。中值濾波模塊包括3個(gè)子模塊：乒乓結構讀寫(xiě)模塊、3×3陣列生成模塊和中值濾波算子模塊，其流程如圖2所示。

　　圖2中值濾波模塊流程圖

　　2.2.1乒乓結構讀寫(xiě)模塊

　　為了節約芯片成本和電路板的片上空間，圖像數據的存儲利用FPGA上固有的IP核生成雙口RAM來(lái)緩存。由于圖像數據量較大，而中值濾波只需要持續地提取3×3模塊來(lái)進(jìn)行數據處理，因此，僅需生成4片雙口RAM，每個(gè)用于存儲一行的圖像數據，通過(guò)乒乓讀寫(xiě)結構，便可實(shí)現數據的緩存。

　　乒乓讀寫(xiě)結構是指將輸入數據流通過(guò)輸入數據選擇單元等時(shí)地將輸入數據分配到兩個(gè)數據緩存區，并且再寫(xiě)入某一個(gè)緩存區的過(guò)程中，從另外一個(gè)緩存區讀出上個(gè)緩存周期寫(xiě)入的數據，依此循環(huán)，不斷往復。在本系統中，選用4片1024×8bit的雙口RAM作為緩存區，在每個(gè)緩存周期，向其中1片雙口RAM中寫(xiě)入圖像數據，同時(shí)，讀控制模塊從另外3片雙口RAM中讀出前三個(gè)緩存周期已寫(xiě)入的數據，用于生成3×3陣列。當一行數據緩存完成后，寫(xiě)使能信號跳轉到下一個(gè)雙口RAM，繼續進(jìn)行下一行數據寫(xiě)入，讀控制模塊繼續讀取剩余三行所存儲數據。

　　2.2.2 3×3陣列生成模塊

　　3×3陣列生成模塊利用了3個(gè)并行的24位移位寄存器，如果讀使能信號有效，則在每個(gè)時(shí)鐘的上升沿，將3個(gè)移位寄存器中的數據左移8位，然后將從3個(gè)雙口RAM中讀取的數據分別填充各自對應移位寄存器的后8位，在每個(gè)讀取周期內循環(huán)，直到讀使能信號置低時(shí)停止，然后等待下一行數據的循環(huán)。這樣，就生成了中值濾波所需要的3×3陣列。需要注意的是，每一幀圖像的第一行和最后一行因為沒(méi)有相應的上下行數據，因此不能提取3×3陣列，所以需要控制信號將該兩行數據的3×3陣列剔除，以滿(mǎn)足圖像處理的準確性。

　　在雙口RAM的讀寫(xiě)過(guò)程中，涉及到讀寫(xiě)的時(shí)序問(wèn)題，讀寫(xiě)時(shí)序的控制必須滿(mǎn)足建立和保持時(shí)間的關(guān)系，以滿(mǎn)足圖像數據準確性的要求。在此，設計了一種新型的讀寫(xiě)時(shí)序控制方法，首先，在數據傳輸至寫(xiě)雙口RAM模塊時(shí)，利用一個(gè)與雙口RAM寫(xiě)時(shí)鐘頻率相同，但是相位相差180°的時(shí)鐘做同步處理，使數據信號和控制信號的上升沿與該時(shí)鐘同步，然后，將同步后的數據信號和控制信號傳輸到雙口RAM的寫(xiě)數據端口，則可以將觸發(fā)采集的寫(xiě)時(shí)鐘的上升沿，恰好置于數據信號和控制信號的中央部分，以此保證數據寫(xiě)入的穩定性。該讀寫(xiě)時(shí)序控制圖如圖5所示，其中，Clk_W為寫(xiě)時(shí)鐘，Clk_180°為上文所講的同步時(shí)鐘，Data_in為同步前數據信號，Data_in1為同步后數據信號，由圖可以清楚的顯示，利用這種方法，可以將數據信號穩定的寫(xiě)入雙口RAM中，減少了時(shí)序設計時(shí)的計算時(shí)間，并且可以節約時(shí)序仿真的步驟，大大節省了開(kāi)發(fā)時(shí)間。

　　圖3時(shí)序同步示意圖