Mentor Graphics 宣布推出旨在提升測試平臺效率的 EZ-VIP 包

　　Mentor Graphics公司今天宣布即時(shí)推出 EZ-VIP 效率包。該效率包面向使用 Questa® Verification IP (QVIP) 的 ASIC 和 FPGA 驗證團隊，可將創(chuàng )建、實(shí)例化、配置和連接 QVIP 測試平臺的時(shí)間縮短 5 倍以上，從而顯著(zhù)提高效率。這就意味著(zhù)，驗證團隊可以將更多的時(shí)間花在 QVIP 上，以驗證他們的設計在功能上是否正確。

　　EZ-VIP 包由 QVIP 配置軟件、一個(gè) VIP 調通服務(wù)包和一個(gè)全新的 EZ-VIP API 組成。其中，QVIP配置軟件可針對 QVIP 庫中的所有協(xié)議(包括 PCIe、AMBA、USB、以太網(wǎng)、MIPI 和內存協(xié)議)創(chuàng )建、實(shí)例化和配置 UVM 測試平臺，這樣可以避免手動(dòng)編寫(xiě)這些測試平臺時(shí)所造成的耗時(shí)且容易出錯的概率。在許多驗證項目中，要先創(chuàng )建一個(gè)復雜的端到端 UVM 驗證基礎架構，才能編寫(xiě)單個(gè)測試。此調通服務(wù)包充分利用了 Mentor® 協(xié)議的專(zhuān)業(yè)知識和經(jīng)驗，從而讓項目團隊可以從已經(jīng)工作的、已連接的端到端工作測試平臺開(kāi)始。也就是說(shuō)，驗證團隊可即時(shí)高效地進(jìn)行編寫(xiě)測試。全新的 EZ-VIP API 提供可簡(jiǎn)單易用的激勵、事務(wù)日志記錄和延遲控制，因此，測試編寫(xiě)人員可以專(zhuān)注于測試行為，且不會(huì )因 UVM 的復雜性而延誤。

　　Microsemi Corporation 邏輯驗證與 ASIC 工程經(jīng)理 Sundararajan Haran 表示，“使用 Mentor 的 QVIP 庫后，我們一直保持著(zhù)高效率。通過(guò)將 Mentor 企業(yè)驗證平臺中的其他工具(例如，Questa 便攜式激勵解決方案)與 VIP、驗證管理和形式化解決方案相結合，我們能夠對 SoC FPGA 產(chǎn)品系列中的不同配置進(jìn)行快速驗證。”

　　Questa VIP 庫可向工程師提供標準 UVM SystemVerilog (SV) 組件，而這些元件使用的通用架構包括了所有支持的協(xié)議。因此可允許在一個(gè)驗證團隊內快速部署多個(gè)協(xié)議。測試計劃、符合性測試、測試序列和協(xié)議覆蓋范圍都作為 SV 和 XML 源代碼包含在內，從而允許簡(jiǎn)單復用、擴展和調試。Mentor VIP組件還包含一整套協(xié)議檢查、錯誤注入和調試功能。

　　Mentor Graphics 設計驗證技術(shù)部副總裁兼總經(jīng)理 John Lenyo 表示，“驗證 IP 是我們企業(yè)驗證平臺的關(guān)鍵部分，企業(yè)驗證平臺提供了從虛擬原型設計到模擬、仿真、FPGA 原型設計和硅片后調試的完整驗證解決方案。使用 EZ-VIP 效率包意味著(zhù)我們的客戶(hù)可以快速、可靠地達成其驗證目標。”