EEPW首頁(yè) >>
主題列表 >>
asic-to-fpga
asic-to-fpga 文章 進(jìn)入asic-to-fpga技術(shù)社區
基于FPGA的915MHz射頻讀卡器設計

- 射頻識別(RFID)技術(shù)是一種非接觸式的自動(dòng)識別技術(shù),通過(guò)射頻信號自動(dòng)識別目標對象并獲取相關(guān)信息。通常RFID系統主要由應用軟件、射頻卡以及讀卡器三部分構成[1]。相對于低頻段的RFID系統,工作在860 MHz~960 MHz的超高頻段(UHF)RFID系統有著(zhù)讀取距離遠、閱讀速度快等優(yōu)點(diǎn),是目前國際上RFID技術(shù)發(fā)展的熱點(diǎn)[2]。讀卡器的設計是RFID系統設計中的關(guān)鍵部分,設計方案有很多種。FPGA[3]具有開(kāi)發(fā)簡(jiǎn)單、靜態(tài)可重復編程和動(dòng)態(tài)在線(xiàn)編程的特點(diǎn),已經(jīng)成為當今應用最廣泛的可編程專(zhuān)用集成電路。
- 關(guān)鍵字: FPGA 讀卡器
FPGA的系統架構組成和器件互聯(lián)問(wèn)題
- 通常來(lái)講,“一個(gè)好漢三個(gè)幫”,一個(gè)完整的嵌入式系統中由單獨一個(gè)FPGA使用的情況較少。通常由多個(gè)器件組合完成,例如由一個(gè)FPGA+CPU來(lái)構成。通常為一個(gè)FPGA+ARM,ARM負責軟件配置管理,界面輸入外設操作等操作,FPGA負責大數據量運算,可以看做CPU的專(zhuān)用協(xié)處理器來(lái)使用,也常會(huì )用于擴展外部接口。常用的有ARM+FPGA,DSP+FPGA,或者網(wǎng)絡(luò )處理器+FPGA等種種架構形式,這些架構形式構成整個(gè)高速嵌入式設備的處理形態(tài)。 不得不說(shuō)的是,隨著(zhù)技術(shù)的進(jìn)步,現在CP
- 關(guān)鍵字: ARM FPGA
從數字PWM信號獲得準確、快速穩定的模擬電壓

- 引言 脈寬調制(PWM)是從微控制器或FPGA等數字器件產(chǎn)生模擬電壓的一種常用方法。大多數微控制器都具有內置的專(zhuān)用PWM產(chǎn)生外設,而且其僅需幾行RTL代碼即可從FPGA產(chǎn)生一個(gè)PWM信號。如果模擬信號的性能要求不是太嚴格,那么這就是一種簡(jiǎn)單和實(shí)用的方法,因為它只需要一個(gè)輸出引腳,而且與具有一個(gè)SPI或I2C接口的數模轉換器(DAC)相比,其代碼開(kāi)銷(xiāo)是非常低。圖1示出了一款典型應用,其采用一個(gè)經(jīng)濾波的數字輸出引腳來(lái)產(chǎn)生一個(gè)模擬電壓。 該方案的諸多不足之處您不必深究就能發(fā)現。理想情況下,一個(gè)1
- 關(guān)鍵字: PWM FPGA
FPGA和DDS在信號源中的應用

- 1引言 DDS同DSP(數字信號處理)一樣,是一項關(guān)鍵的數字化技術(shù)。DDS是直接數字式頻率合成器(DirectDigitalSynthesizer)的英文縮寫(xiě)。與傳統的頻率合成器相比,DDS具有低成本、低功耗、高分辨率和快速轉換時(shí)間等優(yōu)點(diǎn),廣泛使用在電信與電子儀器領(lǐng)域,是實(shí)現設備全數字化的一個(gè)關(guān)鍵技術(shù)。在各行各業(yè)的測試應用中,信號源扮演著(zhù)極為重要的作用。但信號源具有許多不同的類(lèi)型,不同類(lèi)型的信號源在功能和特性上各不相同,分別適用于許多不同的應用。目前,最常見(jiàn)的信號源類(lèi)型包括任意波形發(fā)生器,函數發(fā)
- 關(guān)鍵字: FPGA DDS
基于FPGA的光纖陀螺儀模擬表頭及其測試系統

- 光纖陀螺是激光陀螺的一種,是慣性技術(shù)和光電子技術(shù)緊密結合的產(chǎn)物。它利用Sagnac干涉效應,用光纖構成環(huán)形光路,并檢測出隨光纖環(huán)的轉動(dòng)而產(chǎn)生的兩路超輻射光束之間的相位差,由此計算出光纖環(huán)旋轉的角速度。光纖陀螺儀主要由兩個(gè)部分組成。伺服于表頭的調制解調電路根據輸進(jìn)的電信號,經(jīng)過(guò)相應的變換后形成反饋信號送至表頭的相位調制器中。在實(shí)際的應用過(guò)程中,相應的調制解調電路應該根據溫度、振動(dòng)等情況做出相應的改變,才能最大限度地保證陀螺的精度要求。本文設計了一種基于FPGA的測試系統,模擬光纖陀螺儀的表頭,并檢測調制
- 關(guān)鍵字: FPGA 陀螺儀
燦芯半導體協(xié)同CEVA及中芯國際共同開(kāi)發(fā)物聯(lián)網(wǎng)ASIC平臺
- 國際領(lǐng)先的ASIC設計服務(wù)公司——燦芯半導體(上海)有限公司(以下簡(jiǎn)稱(chēng)“燦芯半導體”)日前對外宣布,將與戰略合作伙伴們,包括中芯國際集成電路制造有限公司(以下簡(jiǎn)稱(chēng)“中芯國際”),共同開(kāi)發(fā)全系列的IoT芯片平臺,提供可配置的芯片方案,目標是為滿(mǎn)足中國在云架構基礎上的對無(wú)線(xiàn)智能設備的龐大需求。 基于與中芯國際的緊密戰略合作關(guān)系,燦芯半導體的IoT ASIC平臺, 建立在中芯國際55nm低漏電(LL)、超低功耗(ULP)兩個(gè)具有嵌
- 關(guān)鍵字: ASIC IoT
基于Nios II的機器人視覺(jué)伺服控制器的研究與設計

- 引言 Altera公司的Nios II處理器是可編程邏輯器件的軟核處理器。NiosII軟核處理器和存儲器、I/O接口等外設可嵌入到FPGA中,組成一個(gè)可編程單芯片系統(SOPC),大大降低了系統的成本、體積和功耗。適合網(wǎng)絡(luò )、電信、數據通信、嵌入式和消費市場(chǎng)等各種嵌入式應用場(chǎng)合。 本文提出一個(gè)基于Nios II處理器結構的系統用于實(shí)現機器人實(shí)時(shí)運動(dòng)檢測跟蹤,使用線(xiàn)性卡爾曼濾波器算法來(lái)快速完成運動(dòng)估計及進(jìn)一步分析和校正,算法中的乘除利用MATLAB/DSP Builder生成的模塊作為Nios
- 關(guān)鍵字: Nios II FPGA
基于FPGA的三軸伺服控制器的設計優(yōu)化

- 目前伺服控制器的設計多以DSP或MCU為控制核心,但DSP的靈活性不如FPGA,且在某些環(huán)境比較惡劣的條件如高溫高壓下DSP的應用效果會(huì )大打折扣,因此以FPGA為控制核心,對應用于機載三軸伺服控制平臺的控制器進(jìn)行了設計與優(yōu)化。 1 總體方案 FPGA(Field-Prograromable Gate Array,現場(chǎng)可編程門(mén)陣列)是在PAL,GAL,CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念,內部包括可配置
- 關(guān)鍵字: FPGA 伺服控制器
基于FPGA的伺服驅動(dòng)器分周比設計與實(shí)現

- 引 言 電動(dòng)機是各類(lèi)數控機床的重要執行部件。要實(shí)現對電動(dòng)機的精確位置控制,轉子的位置必須能夠被精確的檢測出來(lái)。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中,增量式以其構造簡(jiǎn)單,機械壽命長(cháng),易實(shí)現高分辨率等優(yōu)點(diǎn),已被廣泛采用。增量式光電編碼器輸出有A,B,Z三相信號,其中A相和B相相位相差90°,Z相是編碼器的“零位”,每轉只輸出一個(gè)脈沖。在應用中,經(jīng)常需要對A相、B相正交脈沖按照一定的比例,即分周比進(jìn)行分頻。分頻的難點(diǎn)是,無(wú)論設定分
- 關(guān)鍵字: FPGA VHDL
小梅哥和你一起深入學(xué)習FPGA之數碼鐘(下)

- 圖中存在較多的模塊,因此在此將每個(gè)模塊的功能做簡(jiǎn)單介紹: 另外,Clock_Control模塊為綜合模塊,內部包含了時(shí)、分、秒、時(shí)鐘計數器模塊和時(shí)間設定模塊,該模塊的內部結構這里小梅哥不做過(guò)多介紹,詳細請參看代碼。 五、 代碼組織方式 本實(shí)驗主要學(xué)習由頂向下的設計流程,代碼均為常見(jiàn)風(fēng)格,這里不多做介紹。希望讀者能夠通過(guò)代碼架構,學(xué)習領(lǐng)會(huì )這種自頂向下的設計結構的優(yōu)勢。 六、 關(guān)鍵代碼解讀 本設計中,頂層模塊主要實(shí)現了各個(gè)模塊的例化和數碼管顯示使能的多路控制,相信看了圖4
- 關(guān)鍵字: FPGA 數碼鐘
FPGA、CPU、DSP的競爭與融合
- 對FPGA技術(shù)來(lái)說(shuō),早期研發(fā)在5年前就已開(kāi)始嘗試采用多核和硬件協(xié)處理加速技術(shù)朝系統并行化方向發(fā)展。在實(shí)際設計中,FPGA已經(jīng)成為CPU的硬件協(xié)加速器,很多芯片廠(chǎng)商采用了硬核或軟核CPU+FPGA的模式,今后這一趨勢也將繼續下去。 CPU+FPGA模式的興起 賽靈思根據市場(chǎng)需求,率先于2010年4月28日發(fā)布了集成ARM Cortex-A9CPU和28nmFPGA的可擴展式處理平臺(Extensible Processing Platform)架構。 該公司全球市場(chǎng)營(yíng)銷(xiāo)及業(yè)務(wù)開(kāi)發(fā)高級副
- 關(guān)鍵字: FPGA DSP
基于FPGA的結構光圖像中心線(xiàn)提取

- 在線(xiàn)結構光視覺(jué)三維測量系統中,為了實(shí)現對結構光圖像線(xiàn)條紋中心的實(shí)時(shí)高精度提取,本文采用了極值法、閾值法和灰度重心法相結合的中心線(xiàn)提取方法。利用現場(chǎng)可編程門(mén)陣列器件(FPGA)的流水線(xiàn)技術(shù)以及并行技術(shù)的硬件設計來(lái)完成運算,保證了光條紋中心點(diǎn)的實(shí)時(shí)準確提取。實(shí)驗表明采用FPGA 實(shí)現圖像處理的專(zhuān)用算法能滿(mǎn)足圖像數據進(jìn)行實(shí)時(shí)準確提取的要求。
- 關(guān)鍵字: 結構光圖像 中心線(xiàn)提取 FPGA 201506
一種低誤碼率的ADS-B接收機的設計

- 針對廣播式自動(dòng)相關(guān)監控(ADS-B)接收機存在高誤碼率的問(wèn)題,設計一種基于FPGA的ADS-B接收機,通過(guò)ADC電路轉換解調后的模擬信號為數字信號,并利用FPGA的并行處理的特點(diǎn),采用流水線(xiàn)方式處理ADS-B信號;利用有關(guān)數字濾波和數字信號提取算法,計算得到ADS-B信息,并經(jīng)過(guò)PL2303HX發(fā)送電腦上位機中。實(shí)驗結果證明,可以較好地完成1090MHz ES ADS-B信號的接收,實(shí)現了內部數字信號濾波算法和CRC校驗,有效地降低設備的誤碼率。
- 關(guān)鍵字: ADS-B FPGA 1090MHz 201506
零基礎學(xué)FPGA (十九) 探秘SOPC

- 今天是來(lái)北京的第8天了,想想過(guò)的蠻快的,在這8天里呢,由于這邊正在開(kāi)SOPC的課程,自己對這方面之前只是了解過(guò),知道有SOPC這回事,但是從來(lái)沒(méi)有接觸過(guò),正好有這個(gè)機會(huì )讓我蹭了幾天的課,算是對這東西有了深入的了解吧。課程講的很快,短短4天的功夫就從入門(mén)講到了我認為比較難懂的方面,不過(guò)還好,經(jīng)過(guò)我這幾天的消化,之前也有點(diǎn)基礎,理解一下還是沒(méi)什么問(wèn)題的,只不過(guò)讓我去操作一個(gè)有點(diǎn)難度的外設的話(huà),我估計還得下點(diǎn)功夫了~ 講SOPC的郝老師跟我住一個(gè)屋,郝老師人很不錯,也很年輕,也是個(gè)90后,這幾天跟著(zhù)郝
- 關(guān)鍵字: FPGA SOPC
asic-to-fpga介紹
您好,目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng )建詞條
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
